基于片上网络的众核处理器容错设计方法研究

众核处理器片上集成了大量的处理器核，并通过片上网络互连和通信。本项目针对众核处理器的这两个主要组成部分，研究容错设计方法：（1）当生产缺陷导致处理器核失效时，研究核级冗余的缺陷容忍方法。由于失效核改变了众核处理器片上的拓扑结构，通过构造虚拟拓扑，可以屏蔽不同的底层结构。本项目从片上网络性能的角度研究虚拟拓扑的量化评估方法，研究用于二维Mesh/Torus结构的启发式拓扑映射算法，以较低的时间复杂度获得高质量的解；（2）当片上网络路由器发生故障时，研究微体系结构级的故障容忍方法。在对片上网络路由器功能级故障建模的基础上，利用路由器流水线结构中的冗余信息，研究在线故障检测和诊断方法，利用数据通路的同构性，研究冗余共享的修复方法，达到减少面积开销，提高故障覆盖率和路由器容错能力的目标。通过本项目的研究，将为基于片上网络的众核处理器系统提供有效的缺陷容忍和故障容忍方法，降低芯片成本，提高可靠性。

众核处理器片上集成了大量的处理器核，并通过片上网络互连和通信。本项目研究了众核处理器的可靠性设计方法，针对处理器核失效、片上路由器失效、高速缓存失效以及众核处理器中的新型存储和互连技术的可靠性问题，取得四个方面的研究成果：（1）针对核级失效和核间性能不对称问题，提出众核处理器的虚拟化技术，有效的屏蔽了芯片间的差异，为应用程序员提供一个统一的接口；（2）众核处理器片上切片式路由器设计方法，将路由器划分成细粒度的可用通道，保证在高缺陷率情况下片上互连系统的高可靠性；（3）针对失效导致的片上高速缓存地址缺失，提出高效的地址重映射方法，有效的补充了处理器核失效以及片上互连失效对系统可用性的影响；（4）针对相变存储器使用寿命问题，提出损耗率均衡方法，相比传统的损耗均衡方法，寿命提高近19倍；针对三维互连结构的热耦合性，提出综合考虑互连延迟和热分布的任务调度方法。本项目的研究成果为基于片上网络的众核处理器系统提供了高效的可靠性设计方法，降低了芯片成本。在本项目的资助下共发表论文20余篇，其中SCI论文4篇，编著1部，研究成果被应用在计算所的众核处理器芯片原型系统中，并获得2011年度中国质量协会质量技术一等奖。