SOC存储子系统高层建模与存储器内存布局优化研究

本项目研究SOC存储器的高层建模和存储器（包括片上Scratch-Pad memory、片上cache、片外SDRAM）的内存布局优化技术，形成存储子系统的高层模型和存储器内存布局优化工具。其研究内容包括：1、基于ISS模拟器ARMulator的高层SoC模型。指标：①95%以上的模拟精度②支持其它外设的快速扩展③支持内存访问、功耗等的统计分析。2、内存分配策略。指标：①大幅度降低软件的运行时间，最大幅度为50％；②大幅度降低软件的运行功耗，最大幅度为90％；③提出片上存储器容量与程序大小的关系以及片上存储器容量的定制策略。3、基于指令和存储器分析模型的性能分析方法，并形成存储器自动布局工具。本项目形成的存储器自动布局工具可以自动完成各个存储器：SPM、SDRAM的内存分配，形成性能更高、功耗更低的系统方案，提高系统芯片的市场竞争力。