面向可重构Gbps VLSI的MIMO检测关键技术研究

业务需求的增加、通信算法的成熟、微电子技术的完善，对开展单芯片GBps基带VLSI关键技术研究提出了迫切需求，本项目拟针对面向4G宽带通信/下一代无线局域网/无线高清视频传输SOC中的MIMO检测关键技术进行研究。重点研究制约宽带无线通信SOC发展的，高性能、低复杂度的MIMO检测优化算法和高吞吐率、可重构的VLSI体系架构。研究采用AS策略和LR预处理的高性能、低复杂度K-Best搜索检测算法，研究灵活脉动阵列、块浮点、QR分解、实/复数模式优化选择等实现高吞吐率、可重构VLSI体系架构，依据802.11n规范，建立多天线和多调制模式的MIMO+OFDM算法评估模型,对所设计的MIMO检测关键模块做FPGA验证和0.13um工艺VLSI的仿真验证。通过本项目，拟对基带VLSI关键共性问题进行研究，项目成果可望对解决未来4G宽带通信基带VLSI核心问题起到良好的探索、借鉴、推动作用。

本项目属于微电子与通信信号处理的交叉应用基础性课题，是对面向未来4G宽带通信基带SOC、下一代无线局域网SOC等基带SOC研究领域里的共性基础性预研工作，解决面向单芯片VLSI实现的MIMO检测高性能、低复杂度算法设计，高吞吐率、可重构、低功耗VLSI体系架构设计等方面的共性关键技术问题。.基于研究团队已有工作，研究高性能、低复杂度且复杂度固定的检索策略。选用K-Best算法后，提出应用AS策略降低复杂度并保证性能的方法；设计合理有效的电路设计实现AS策略的K-Best算法。研究通过检测前LR预处理操作改善检测性能、降低复杂度的方法，提出在具有LR预处理操作下的软信息提取与低复杂度重传合并算法。研究适合高吞吐率、低功耗、可重构的VLSI体系架构。.将该MIMO检测方案集成于团队完成的802.11n算法链路中，在标准信道仿真模型条件下，达到无线局域网的误包率要求（4096字节包长的误包率低于10%）。建立基于K-BEST算法的定点仿真模型，并建立了浮点与定点的混合仿真模式。完成MIMO检测器定点设计及优化。根据定点算法模型，对MIMO检测器VLSI体系架构从高吞吐率和可重构两方面进行架构设计和优化。.对接收机MIMO检测模块制作了FPGA系统验证板。基于SMIC0.13um标准工艺，完成MIMO检测模块的芯片电路设计，对其进行完整的功能仿真、时序分析，评估MIMO检测模块的综合参数指标。工作频率吞吐率达到预期性能指标。所设计MIMO检测模块可适用于未来宽带通信高吞吐率（基带通信速率>1Gbps），支持多种调制方式（QPSK、16QAM、64QAM）,灵活可重构地支持多种天线配置模式（2X、3X、4X）。.本项目申请6项国内发明专利，1项已授权，2项近期内会授权；发表了22篇学术论文，其中EI检索15篇、国内国际期刊15篇、国际会议7篇。参与国际学术会议交流2次。.本课题解决了面向单芯片VLSI实现的MIMO检测高性能、低复杂度算法设计，高吞吐率、可重构、低功耗VLSI体系架构设计等方面的共性关键技术问题，将有助于促进未来4G宽带通信、下一代无线局域网、无线高清视频传输技术发展、标准制定、产业发展。