嵌入式密码芯片实现抗旁路攻击安全性评估技术研究

The cryptographic algorithms are normally implemented in the embedded chips. During the runtime, the chips will genenrate some side-channel information, such as timing, power, eletromanetic emmision, Cache access, or faults. The side-channel leakages can be used for cryptographic ananlyses, that is, side-channel attacks. In the recent years, many embedded chips are vulnerable to side-channel attacks. Due to the fact that the success of side-channel attacks relies on not only the environmental settings but also the capability of the adversary himself, how to conduct the security evaluation for the different implementations and differenct ciphers againtst side-channel attacks becomes an open question. This research focuses on the implmentation security evaluation for embedded cryptographic chips againtst side-channel attacks. The coverage of this reseach includes: (1) an abstractive formalization of cipher implementations and security descriptions including the attacking object, the capability of the attackers, and the security criterion; (2) a systematic modeling method and a general framework of side-channel analysis and evaluaiton, which can depict the genenral procedure of the online attacks and the offline analyses; (3) a case study of different side-channel attakcs and security evalations, which could help to understand what is the advantage of each attack and when or where to use it; (4) a case study of different cipher implemenations, which could be use to evualate the security of the implementation and the corresponding countermeasures; (5) an illustration of the systemetic framework, which can provide the guidance on how to evaluate the security of embedded chips, how to standarize the criterions, and how to design and implement cryptographic algorithms.

密码算法在嵌入式芯片运行过程中会产生时间、功耗、电磁、Cache访问、故障输出等旁路泄露，利用这些泄露进行的密码分析称之为旁路攻击。当前，各种嵌入式密码芯片均遭受旁路攻击的安全威胁，但由于旁路攻击受密码运行客观环境、攻击者主观能力影响较大，如何对不同旁路攻击方法及密码实现安全性进行定性和定量评估已成为国内外公开难题。本课题主要研究嵌入式密码芯片实现抗旁路攻击安全性评估技术，具体包括：（1）研究密码实现及安全性形式化描述方法，刻画攻击对象、攻击者能力及安全性准则；（2）研究密码旁路攻击及评估建模方法，抽取出不同旁路攻击和安全性评估的共性过程；（3）研究不同旁路分析方法评估技术，认知不同旁路分析方法优缺点及使用时机；（4）研究不同密码实现抗旁路分析安全性评估技术，分析典型实现方法、防护措施安全性；（5）研究旁路攻击评估实证、应用及扩展，指导实际芯片安全性评估、安全标准制定、密码算法设计与实现。

随着微电子和集成电路技术的发展，电子器件已进入了嵌入式时代，越来越多的安全认证和信息保密机制都在逐渐采用嵌入式密码芯片来实现。嵌入式密码芯片的安全性对于确保信息的机密性、完整性、可控性和不可否认性等至关重要，一旦其设计、实现、运行出现漏洞或缺陷，将直接威胁到国家信息基础设施安全。密码算法在嵌入式芯片运行过程中会产生时间、功耗、电磁、Cache访问、故障输出等旁路泄露，利用这些泄露进行的密码分析称之为旁路攻击。其中包含两个主要方向：一种是被动型的旁路攻击，一种是主动型的旁路攻击，又称为故障攻击。 本课题主要研究嵌入式密码芯片实现抗旁路攻击安全性评估技术，围绕密码实现及安全性形式化描述方法研究、密码实现旁路攻击及评估过程建模方法研究、不同旁路攻击方法评估技术研究、不同密码实现安全性评估技术研究、旁路攻击评估实证、应用及扩展研究等方向，开展了一系列工作。具体包括：提出了一种通用的代数故障攻击框架，将代数故障攻击划分为目标、攻击者、评估者三个层次。该框架既能够运用于具有Feistel结构的密码算法，也能够运用于既有SPN结构的密码算法，同时对一些具有非常复杂运算结构的算法（比如Twofish）也同样适用； 提出了一种基于分组密码比特翻转故障模型的低开销隐蔽硬件木马设计方案；完成了对CAESAR 竞赛认证加密算法的设计分析与安全性评估；创新性地提出了针对分组密码算法的持久性故障分析方法，与传统的故障攻击不同，在所提出的攻击中，攻击者可以在加密之前的一段时间内来进行故障注入，这放宽了在其他攻击中所必须满足的时间同步的约束条件；提出了一种基于小波变化的曲线对齐方法，通过将信号进行小波分解，可以很明显地区分出随机时延然后将其去除；针对越来越多的旁路攻击手段，课题组从底层电路层面设计了新型的基于功耗扰动的防御方法，从硬件层面尽可能增加攻击者实施旁路攻击的难度。