基于SOI CMOS工艺支持包络跟踪的全集成射频前端关键基础性问题研究

Recently, the number of mobile devices got a rapid growth, especially for smart phones and tablets, and we need a chip that is smaller size, lower power and lower cost. Multi-mode and multi-frequency antenna switches and power amplifiers are included in the Front End Module(FEM), which have high cost and power consumption. Most of the FEMs now are fabricated with GaAs process, and they have large area and high cost. Complicated modulation gets the result of high Peak to Average Power Ratio (PAPR), which lower the average efficiency. The Envelope Tracking(ET) technology gets the power supply of PA to track the envelope of signal, and which makes the efficiency always to be the most high situation, but more spur transmit and gain expansion exists in ET. Aim to this background, we will firstly integrate the switch, ET and PA in a single chip based on SOI CMOS process, which has good trade off between cost and performance. This research will focus on the following basic problems: 1、Heat radiation and isolation techniques in all-integrated FEM chip. 2、New type Distributed Active Transformer(DAT) PA design technique. 3、 Wideband Envelope Tracking Technique. 4、Linearization technique for Envelope Tracking Power Amplifier.

近年来，以智能手机和平板电脑为代表的移动终端设备数量迅速增长，小型化、低功耗和低成本成为芯片研发的迫切需求。射频前端模块包括了多个模式和频段的开关和功率放大器等部件，占据终端设备中较大的成本和功耗比重，而现有模块多采用GaAs工艺制作，成本较高且体积较大；同时，复杂调制方式的采用导致信号的峰均比较高，降低了功率放大器的平均效率，包络跟踪技术使功放的电源随信号的包络变化，使功放始终处于最高效率状态，但其中也存在杂散发射增大和增益膨胀等问题。针对以上研究背景，本项目将首次采用具有成本和性能折中优势的SOI CMOS工艺将射频前端中的开关、包络跟踪器和功率放大器集成在一颗芯片上，进一步降低前端电路的成本和体积且提高功放效率。重点研究解决以下基础性问题：一、全集成前端芯片中的散热和隔离技术；二、新型分布式有源变压器CMOS功率放大器设计技术；三、宽带包络跟踪技术；四、包络跟踪功率放大器线性化技术。

项目背景：.近年来，以智能手机和平板电脑为代表的移动终端设备数量迅速增长，小型化、低功耗和低成本成为芯片研发的迫切需求。射频前端模块包括了多个模式和频段的开关和功率放大器等部件，占据终端设备中较大的成本和功耗比重，而现有模块多采用GaAs工艺制作，成本较高且体积较大；同时，复杂调制方式的采用导致信号的峰均比较高，降低了功率放大器的平均效率，包络跟踪技术使功放的电源随信号的包络变化，使功放始终处于最高效率状态，但其中也存在杂散发射增大和增益膨胀等问题。.研究内容：.一、全集成前端芯片中的散热和隔离技术；二、新型分布式有源变压器CMOS功率放大器设计技术；三、宽带包络跟踪技术；四、包络跟踪功率放大器线性化技术。.重要结果：.采用0.18微米SOI CMOS工艺完成了支持包络跟踪的全集成射频前端芯片的设计流片和测试，集成了包络跟踪器、功率放大器和功率开关模块。在芯片设计过程中采用了包络跟踪线性化技术、宽带包络跟踪调制器技术、有源变压器功率放大器技术等，测试结果指标满足设计指标。.关键数据及科学意义：.一、功率放大器指标：在2.3GHz 连续波信号输入下，CMOS功率放大器的P1dB（1dB压缩点功率）达到30dBm，PAE（功率附加效率）在40%以上。采用20MHz LTE调制信号测试结果为输出功率可达27dBm，平均PAE达到29%，同时满足LTE信号对邻道抑制的严格要求（约-30dBc）。.二、电源调制器指标：电源调制器在6MHz连续波和7.3Ω//220pF负载条件下，效率为85%时，无杂散动态范围SFDR为57dBc。.三、包络跟踪功率放大器系统指标：在2.3GHz载频，20MHz 16QAM LTE测试信号下ET-PA射频前端实现功率附件效率（PAE）为30%，EVM测试结果为3.4%，邻道抑制小于-30dBc，输出功率达到26dBm。.科学意义与应用前景：.首次完成了全集成的支持包络跟踪的CMOS射频前端，测试指标与目前成熟的商用GaAs功率放大器模块相当，但是芯片的成本大大降低，具有一定的应用前景。