多芯核共享的测试响应数据压缩方法研究

具有多芯核的系统芯片测试面临着数据量过大引起的测试时间过长、存储量过大的问题，为解决这一问题，本项目研究多芯核共享的测试响应数据压缩方法。主要内容包括：（1）研究和待测电路逻辑无关的响应压缩方法，解决压缩器在多芯核间共享时的不匹配问题；（2）研究能够集成压缩、诊断故障、处理不确定位多种功能的压缩方法，提供"一步式"压缩，减少压缩器面积和时延开销；（3）研究能"容忍"不确定位的压缩方法，与典型的"消除"不确定位方法相比，可减少处理不确定位电路的面积开销。（4）研究多芯核共享访问压缩器的测试结构，包含共享访问连接机制、访问冲突避免机制、压缩器芯核外壳设计等，与典型的"单核独占式"测试结构相比，可减少在片上配置的压缩器数目；（5）研究基于共享压缩器的并行测试调度算法，减少测试过程所耗散的时间。通过本研究，能够为多芯核系统芯片测试提供低成本的解决方案。