数字VLSI电路测试技术研究

面对未来摩尔定律进一步延续给芯片测试带来的巨大挑战，本项目选择多核处理器为对象、研究数字VLSI电路测试技术。针对多核处理器测试迫切需要解决的关键科技问题"如何为具有多时钟域的多核处理器提供高质量的测试"，重点研究：⑴多时钟域电路的时延测试生成方法；⑵基于指令的处理器测试方法；⑶全局异步局部同步系统的功能测试和内建自测试方法；⑷基于随机访问扫描设计的分布式压缩/解压缩结构；⑸基于测试访问总线的测试调度方法。结合90nm~60nm工艺下的千万门级多核处理器开展实验研究，提出创新方法和关键技术；研制相应的软件工具原型。为解决60nm~45nm工艺下由数亿晶体管组成的数字VLSI电路（尤其是多核微处理器）测试问题、提供（经过真实电路检验的）有效方法和关键技术。