本项目主要研究低功耗内建自测试结构并针对相应的结构研究其测试算法,并研究在集成电路设计流程中实现低功耗可测试性设计的算法。通过上述研究,能有效降低集成电路的测试功耗,从而提高集成电路的可靠性,降低其封装成本,缩短集成电路的低功耗可测试性时间。
{{i.achievement_title}}
数据更新时间:2023-05-31
珠江口生物中多氯萘、六氯丁二烯和五氯苯酚的含量水平和分布特征
向日葵种质资源苗期抗旱性鉴定及抗旱指标筛选
一种基于多层设计空间缩减策略的近似高维优化方法
复杂系统科学研究进展
基于MCPF算法的列车组合定位应用研究
软件可测性设计新概念研究-软件内建自治测试
SOC的层次式内建自测试方法研究
由被测电路自已产生测试向量的内建自测试技术研究
基于多目标进化算法的内建自测试(BIST)优化设计技术研究