课题研究一种SOC的内建自测试结构。该结构具有层次性特点,能够对不同类型的IP核提供统一的测试访问方式,并能管理各种IP核的测试调度。同时研究深亚微米工艺下互连导线的故障模型,研究一种全速BIST测试结构来实现SOC内部IP核间互连测试。从而实现一种完整的SOC测试方法,为SOC的设计与制造测试提供理论和技术支持。
{{i.achievement_title}}
数据更新时间:2023-05-31
资源约束多项目调度问题研究现状与展望
电磁屏蔽效能评估和测试方法研究
面传感器阵列测试振动角速度算法研究
A Fast Algorithm for Computing Dominance Classes
鱼肠道弧菌胶体金快速检测试纸研制
系统芯片SoC内建式自测试的研究与开发
控制器的内建自恢复与内建自测试研究
系统芯片SoC外建自测试方法研究
基于低功耗内建自测试的可测性设计方法研究