低电压自旋磁存储器推测型读写方法研究

Spintronic memories have revolutionized future storage and processing technologies. At present, the device fabrication and the design of CMOS hybrid integrated circuits have become increasingly mature, but the existing energy consumption bottleneck, low reliability, process fluctuation and other factors have restricted its large-scale integration applications. This project is aimed at low-power design requirements, exploring the problem of low-voltage sense-write performance degradation and failures. We innovatively proposed a speculative method for low-voltage writing and dynamic voltage adjustment, as well as near-threshold to sub-threshold voltage sensing. This project investigates spintronic memories under three write mechanisms, including spin transfer torque (STT) magnetoresistive random access (MRAM), spin-orbit torque (SOT) random storage, and voltage-controlled magnetic anisotropy (VCMA) Magnetoelectric Random Access (MeRAM), to study the general applicability of this speculative method for energy efficient and high density memory. First of all, construct a spin magnetic storage working paradigm for speculative sensing and writing, then design a low-voltage correlation speculative sense-write key circuit, and finally examine the energy efficiency improvement and design compromise in the application. This project has important significance for the development of spintronic memory in the Internet of Things scene.

自旋磁存储器（spintronic memories）对未来存储与处理技术产生了革命性的影响。目前器件工艺制备以及混合集成电路的设计已日渐趋于成熟，但存在的能耗瓶颈、可靠性、工艺偏差等因素制约了其大规模集成应用。本项目面向低功耗设计需求，探索低电压下自旋磁存储器读写性能下降与失效问题，创新性提出一种推测型方法用于低电压写入与动态调节、以及近阈值-亚阈值电压读取。本项目研究三种写入机理下的自旋磁存储器，包括自旋转移力矩（STT）磁阻式随机存储（MRAM）、自旋轨道力矩（SOT）随机存储、以及电压控制磁各向异性（VCMA）磁电式随机存储（MeRAM），旨在面向高能效、高密度存储研究该推测型方法的普遍适用性。首先，构建适用于推测型读写的自旋磁存储工作范式，然后设计低电压相关推测型读写关键电路，最后在应用中考察能效提升与设计折衷。本项目对物联网场景下自旋磁存储器的发展有着重要意义。

传统集成电路以工艺微缩的方式推动产业进步，在半导体工艺不断逼近物理极限的背景下，各种新型存储继续推动着集成电路的创新发展。自旋转移力矩磁阻式随机存储（STT-MRAM）相比其他非易失型新型存储具备更低的写入能耗与更高的存储密度。本项目围绕低电压MRAM宏单元电路设计这一难点，解决了如何在低电压下读写性能下降过快以及失效问题。项目结合国际与国内主流磁隧道结器件VerilogA模型，通过SPICE仿真构建Flash-like与SRAM-like MRAM的存储阵列。应用低电压近阈值等设计理念与实际电路设计中，已设计的低电压外围电路包括：五种以上工作于0.6V左右的灵敏放大器、三种参考源电路、低电压行/列译码器等。针对低电压设计引出的器件电路良率与可靠性问题，提出适用于MRAM的器件-电路-系统相关性设计方法学；系统方面，设计的MRAM宏单元应用于语音唤醒与关键词识别场景（VAD-KWS），联合存内计算、近似计算、稀疏矩阵等方法，逐步构建可用于物联网与神经网络等极低功耗应用场景的MRAM宏单元。研究成果与实际STT-MRAM芯片设计相结合，突破了新型电路设计理论工程协同的创新方法。科研结果以国内/国际会议论文（口头报告）、国际期刊论文、国家发明专利等形式体现，发表在多个IEEE Transactions（会刊）中。论文工作获多次他人引用，获三位IEEE Fellow的引用与正面评述；磁隧道结模型获高通、台积电、中芯国际等国内外工业界与高校同行的认可（引用与应用）。工程工作以电路与系统设计与提交流片形式体现，与中电海康集团浙江驰拓公司、中芯国际（上海）等合作，寻求科学研究与设计方法的验证。构建的低电压低功耗设计方法学部署于中芯国际MRAM TQV3 批次设计并流片验证。课题组在本项目的部分资助下，完成了基于70-nm MTJ器件与28-nm HKMG CMOS工艺的2Mb STT-MRAM的设计与流片工作。