千核级高性能、可容错无缓冲片上网络关键技术研究

The emergence of Network-on-Chip (NoC) solves the global communication problem for the large scale multicore processors and improves the performance of the on-chip communication. However, with the enhancement of the integration degree, power consumption and area have already become a limiting constraint in the on-chip interconnection of multicore processors. In addition, shrinking feature size, lower power voltage and higher frequency have a negative impact on the reliability of NoC. Thus, energy-efficient, low-overhead and high reliable bufferless router is significant for the on-chip interconnection of thousands-core processors. This project investigates performance optimization and reliability design for the bufferless router microarchitecture. We break through the following techniques: a theoretic analysis method for deflection routing algorithm, a low latency bufferless router architecture, a complete fault-tolerant architecture including detecting and handling both transient and permanent faults for bufferless router, a low-latency and fault-tolerant multicast algorithm based on deflection routing. The research result of this project will build an important infrastructure for domestic multicore and manycore processor design.

片上网络（NoC）的出现，有效解决了大规模多核处理器的全局通信问题，提升了多核片上通信的性能。但是，随着集成度的不断提高，功耗和面积的日益增加成为制约多核处理器片上互连发展的重要因素；并且，特征尺寸的缩小、电源电压的降低以及时钟频率的提升严重影响片上网络的可靠性。因此，研究高能效、低开销、高可靠的无缓冲片上路由器对于千核级处理器片上互连的设计具有重要意义。 本项目围绕无缓冲路由器微体系结构的性能优化和可靠性设计展开，提出面向千核级处理器片上互连的低延迟、可容错无缓冲路由器体系结构。重点突破无缓冲路由器偏转路由算法的理论分析、低延迟无缓冲路由器结构设计、能够有效检测、处理瞬态故障与永久故障的完整无缓冲路由器容错体系结构以及基于偏转路由的低延迟、可容错无缓冲多播算法。研究成果将对国产多核众核微处理器设计起到重要的基础支撑作用。

片上网络（NoC）的出现，有效解决了大规模多核处理器的全局通信问题，提升了多核片上通信的性能。但是，随着集成度的不断提高，功耗和面积的日益增加成为制约多核处理器片上互连发展的重要因素；并且，特征尺寸的缩小、电源电压的降低以及时钟频率的提升严重影响片上网络的可靠性。无缓冲路由器为片上网络提供了一种低开销的解决方案。现有的无缓冲路由器中串行化的交换分配器制约了其性能的提升，并且在无缓冲路由器中缺乏对可靠性设计的支持，难以在复杂环境下有效应对故障。.本课题围绕无缓冲路由器的性能优化和可靠性设计展开研究，主要包括：（1）研究了低延迟无缓冲路由器体系结构，提出一种基于置换网络的单周期无缓冲路由器，有效缩短了关键路径的逻辑级数，简化了设计复杂度，提高了实现的时钟频率；（2）对基于偏转路由的无缓冲路由器的性能进行了分析评估，给出了不同通信模式下无缓冲路由器排出端口数目的最佳选择；（3）针对无缓冲路由器的可靠性设计，提出了一套完整的容错体系结构，可以检测并处理链路中出现的瞬态故障与永久故障，包括：基于分块SECDED编码的在线故障检测机制和基于可配置双向链路的容错偏转路由器；（4）研究了低延迟、可容错无缓冲多播路由器体系结构，提出了固定区域划分多播机制、自适应区域划分多播机制和可容错多播机制。.课题研究期间，发表学术论文12篇；培养博士研究生2人。课题紧密结合国产高性能通用微处理器研制任务，为千核级处理器提供高性能、高可靠、低开销的片上互连技术，为国产超高性能处理器的研制奠定了坚实的理论与技术基础。