随着集成电路设计嵌入多芯核的系统芯片SOC发展,测试SOC芯片面临许多挑战,即系统复杂性和测试数据量的增加,内部块的不可进入性.为了解决SOC难以测试问题,本项目开展对SOC的可测试性设计研究,采用内建自测试技术(BIST),开发具有随机、确定和混合模式生成为一体的内建自测试;深入研究LFSR的测试模式生成、编码以及组合折叠计数器压缩技术,实现两维测试数据压缩;获得高效率、大数据量的测试数据压缩算
{{i.achievement_title}}
数据更新时间:2023-05-31
玉米叶向值的全基因组关联分析
监管的非对称性、盈余管理模式选择与证监会执法效率?
硬件木马:关键问题研究进展及新动向
宁南山区植被恢复模式对土壤主要酶活性、微生物多样性及土壤养分的影响
针灸治疗胃食管反流病的研究进展
系统芯片SoC外建自测试方法研究
SOC的层次式内建自测试方法研究
星载系统芯片(SoC)的抗辐射加固设计研究
基于嵌入式内核SOC系统芯片测试方法研究