深亚微米超大规模集成电路设计方法的研究

本项目的研究重点是深亚微米超大规模集成电路的设计方法。与传统的面向已有电路的设计理论不同的是，本项目以高层综合为研究平台，探讨在电路生成过程中避免产生不可测电路架构和高功耗电路架构的方法，探讨减少互连对设计迭代的影响的电路综合方法。内容涉及可测性高层次综合，低功耗高层次综合和高层次综合中的布局规化等。主要的研究重点是可测性资源分配和寄存器分配，面向低功耗设计的控制码生成，连线网络优化，资源分配中的布局规化等。本项目的研究成果已发表在多篇论文当中并在单片四路话音编码译码器芯片设计及GSM手机专用SIM卡芯片设计中得到了应用和验证。