Si(110)衬底上杂质分凝肖特基结源漏形成及其机理研究

常规Si(100)衬底MOS器件pn结源漏结深和接触面积日益减小，导致源漏延伸区电阻和与硅化物的接触电阻迅速增大。应用肖特基结源漏可以显著降低这些源漏相关寄生电阻，但其却面临开态电流小、关态漏电大的问题，因而急需开展新型肖特基结源漏技术研究。Si(110)衬底因可显著提高空穴迁移率，正在成为新型纳米CMOS集成电路制造的优选载体。为此本项目拟在Si(110)衬底上开展杂质分凝肖特基结源漏技术研究，在降低寄生电阻的同时充分调制势垒，提高开关电流比。项目将探索杂质分凝肖特基结势垒高度调制的机理；探索Si(110)衬底上硅化反应和相应杂质分凝规律；优化这种新技术中杂质的引入方式。通过探索揭示杂质分凝肖特基结势垒高度调制机理，掌握Si(110)衬底上的硅化反应规律和相应杂质分凝规律，确定最优化杂质引入方式及其机理，最终在Si(110)衬底上研制出杂质分凝肖特基结源漏MOS场效应晶体管原型器件。

项目从DS-SBT器件工作原理的仿真研究开始，以金属/p+/n-Si二极管为基本分析结构，通过变换p+杂质分凝层的厚度和浓度，借助泊松方程自洽场数值模拟程序，仿真出各种情况对应的I-V数据，然后再利用热发射模型，根据I-V数据反向提取该接触结构的势垒高度。研究表明DS层可以有效调节金半接触势垒高度，但前提是DS层本身正常工作时要处于全耗尽的状态。对于n-Si衬底，其电子势垒可以提高到0.93eV。选择合适的DS层后，仿真表明DS-SBT器件可以获得比常规MOSFET更大的开态电流，但研究证明电流增大的主因并不是源漏寄生电阻的减少，而是DS-SBT引入了严重的DIBL效应。与Si(100)衬底相比，Si(110)衬底上的Ni/Si固相反应研究表明实现NiSi的完全反应需要更高的温度，且生成的NiSi晶粒更大，这导致了更粗糙金半接触界面和较大的反向漏电，热稳定性也退化。但当Ni膜淀积厚度减薄至3nm左右时，Ni膜可与衬底Si(110)直接生成NiSi2，热稳定性得到提升，但金半接触界面仍然粗糙。当向Ni/Si(110)界面通过直接的溅射淀积中间层引入n型杂质Sb并退火处理后，实验证明NiSi仍可正常生成，且金半接触势垒高度也得到一定程度的调制，但Si(110)衬底上的金半接触界面仍然是粗糙的，这直接导致DS层金半接触二极管反向漏电增大，且增加Sb层厚度后，NiSi薄膜的热稳定性明显退化。