本项研究实现了从数字系统的行为级VHDL描述到逻辑结构描述的高级综合,并针对FPGAxilinx元件库映射居工艺相关的ASIC,直至生成FPGA的器件。本系统完成了VHDL语言全集的编译、数据通道及控制器的综合、工艺映射、多级混合模拟与验证以及逻辑图的自动生成。研究的重点是高级综合、逻辑综合、工艺映射以及混合级模拟等一系列关键EDA技术的算法及实现方法,解决了从电路系统行为、功能、算法的VHDL语言描述直接生成ASIC器件的诸多技术难点。本项成果使得从VHDL高层抽象描述自动生成ASIC器件成为现实,特别是能够在机房条件下直接生成FPGA的ASIC器件,具有广泛的应用前景。
{{i.achievement_title}}
数据更新时间:2023-05-31
A Fast Algorithm for Computing Dominance Classes
Ordinal space projection learning via neighbor classes representation
基于纳米铝颗粒改性合成稳定的JP-10基纳米流体燃料
Numerical investigation on aerodynamic performance of a bionics flapping wing
Seismic performance evaluation of large-span offshore cable-stayed bridges under non-uniform earthquake excitations including strain rate effect
面向云安全的同态加密专用集成电路设计
自动化制造系统稳健性优化设计
飞机多目标多学科自动优化设计研究
超大规模专用集成电路智能化设计系统的研究