3D闪存时空误码预测感知的变码率LDPC算法及译码优化研究

With the scaling down of semiconductor process and the development of multi-level cell and 3D stacking technologies, the flash chips are experiencing a large increase in capacity and a rapid decline in price, while the quantity of electric charge per cell reduces, the inter-cell and inter-layer crosstalk increases, the performance of the insulating layer degrades and the threshold voltage distribution narrows down, leading to the decrease of data storage reliability, thus research on the error correction code technology with high error correction ability has become the core requirement of flash memory system design. This project proposes an optimization strategy for the encoding and decoding of space-time error distribution prediction-aware variable bit rate LDPC error correction. The main research contents are: 1) analyze the error characteristics of 3D NAND flash, and build a space-time perspective data failure model; 2) study the threshold voltage and state shift patterns, and employ machine learning methods to build a state transition probability model of multi-level cells and a relational model of multi-dimensional disturbs and the shift of threshold voltages of 3D NAND flash; 3) employ data compression and parity check matrix resource sharing strategy to study and construct a space-time error distribution prediction-aware variable bit rate LDPC error correction code; and 4) research on the performance optimization method of numerical correlation, bit error rate and voltage-aware LDPC decoding. The research of this project can provide key core technologies for effectively solving the reliability and performance problems in 3D flash memory system.

随着特征尺寸减小、单元多级和3D堆叠等技术的发展，当闪存芯片在密度提升、价格下降时，导致单元存储电荷数减少，单元和层间串扰加大，绝缘层性能变差，阈值电压变窄，数据存储可靠性下降，研究具有高纠错能力的纠错编码技术成为闪存系统设计的核心需求。本课题提出一种时空错误分布预测感知的变码率LDPC纠错编码和译码优化方案。主要研究内容：1）分析3D闪存错误属性特征，建立时空错误感知的数据失效模型；2）研究阈值电压漂移、状态跃迁量化规律。采用机器学习方法，建立多级单元状态跃迁概率模型和多维干扰与阈值电压漂移行为的关联关系模型；3）采用数据压缩和共享矩阵资源的策略，研究并构造时空错误分布预测感知的变码率LDPC纠错编码；4）研究基于数值相关性、错误率和电压感知的LDPC译码性能优化方法。本课题的研究可为解决采用3D闪存芯片的新一代存储系统在可靠性、性能优化等方面的问题提供新思路和关键核心技术。

闪存容量提升引起数据存储可靠性急剧下降，如何用不可靠的闪存介质构建可靠的闪存存储设备、闪存存储系统具有重要的研究意义和价值。本项目开展了如下3个方面的研究：（1）研究闪存数据失效机理、误码率补偿、数据集构建与快速生成以及提前预测数据生命周期，有效降低数据出错或丢失的概率。对3D闪存进行全生命周期破坏性测试，定性定量地刻画闪存各层次特性表现、敏感性差异以及阈值电压漂移规律，为学术界研究闪存数据失效规律提供了完整数据集。针对阈值电压分布交叉导致可靠性下降问题，建立了基于神经网络的阈值电压模型和基于LightGBM的误码率模型，模型精度可提高5-10倍；针对寿命预测样本集不足问题，提出小样本学习的在线闪存寿命预测机制，降低了由于在线数据采集以及模型更新引起的开销。（2）研究低延迟高性能的LDPC纠错编码方法，结合闪存错误特征和阈值电压分布特性，深入研究软判决相关的信度信息，保证可靠性的条件下降低性能开销。提出阈值电压分布感知的LDPC译码算法，通过优化的高斯模型，提高LLR的精准度，帧错误率可降低54.9%；提出校验节点信息改进的低位宽LDPC译码机制，通过限制每个校验节点更新过程中最小值和次小值的幅度，位宽可减少1，帧错误率下降71%；提出过长纠错码缓存机制SCORE，将多个逻辑上连续的数据页和过长的冗余分别组织在一起，并根据IO负载的特征动态调整两个缓存区域的大小，在保证可靠性条件下，有效提高访问性能。（3）提出一套高效的数据组织方法，充分结合上层应用负载特征与底层闪存操作特性，深入优化数据写入、垃圾回收、以及地址映射三个关键机制引起的写放大问题，提高固态盘可靠性与使用寿命。提出一种可靠有效的重复数据写入消除方法，扩展固态盘控制器的地址重映射机制，将重复数据写入转换为地址映射元数据操作，保证其一致性和支持快速查询，降低写入量72.7%，性能提高53%；提出一种数据生命周期感知的垃圾回收方法，向固态盘内实时传递应用层数据“失效”相关语义，可将写放大最多降低63.1%，性能最多提高173.2%。