集成电路中高能单粒子径迹的电子学特性研究

抗高能单粒子辐射效应是集成电路在空间应用必须解决的问题。过去人们主要关心由电离辐射引起的"单粒子翻转"效应，并已经发展了有效的抗辐射加固技术。许多研究已经表明，高能粒子能够在半导体、介质和金属材料中产生直径为几~几十纳米、贯穿深度很大（几十微米）的纳米管状径迹。如果一条高能单粒子径迹线形成沟道跨过器件的某一界面势垒层，器件的性能就有可能被改变而失效。本项目以深亚微米集成电路的MOS单元结构为基本对象，提出开展对高能单粒子径迹沟道效应机理、电学特性、器件敏感区等问题的实验研究，和高能单粒子径迹在器件中的等效模型研究。为满足新一代深亚微米集成电路在空间应用中面临的更高的可靠性要求，开发相应的抗高能单粒子径迹沟道效应技术打下基础。

本项目以深亚微米集成电路的MOS单元结构为基本对象，开展了用于研究高能粒子径迹电学特性测试样品的设计、优化工作。使用Geant4和Silvaco模拟软件构建了65nm n沟MOSFET器件的模型，并模拟了高能单粒子辐照后，器件中径迹沟道形成的机理，由潜径迹引起的电学特性的变化以及器件的敏感区域，构建了高能单粒子径迹在器件中的等效模型。使用Sn离子和Kr离子对0.5μm和65nm工艺多晶圆项目流片的样品进行了不同辐照剂量（从1×10^9 ions/cm2—1×10^12 ions/cm2）的重离子辐照实验。并对辐照前后的样品进行了横截面和表面形貌表征，以及电学参数的测量。. 本工作对C、Ar、Fe、Kr、Sn、Au、Bi等离子辐照进行了模拟。结果表明，虽然离子的种类、入射初始能量和样品的材料及厚度都会影响离子的能量沉积，但都能在SiO2中产生潜径迹。通过AFM和TEM观察发现，对于辐照后Si/SiO2样品，蚀刻后的SiO2表面出现直径和深度均为几到几十纳米的锥形坑，而没有辐照的样品，表面只存在均匀分布的尖峰状组织。同时还发现辐照在SiO2/Si结构的Si表面，造成小丘状隆起。上述辐照损伤，都可能影响界面特性。实验发现，重离子辐照后的深亚微米器件，在输出特性，跨导，栅上漏电流，以及关态漏电流等电学特性上以及长期可靠性上都有一定程度的退化，而这些辐照效应，与传统的总剂量和单粒子效应不同。本研究表明，高能单粒子辐照，将在SiO2层中产生径迹，这些径迹将可能导致65nm或更小的MOSFET器件发生不可逆的失效。