密码算法的并行化处理与多核系统的安全防护研究

多核处理器的出现为密码算法的并行化处理提供了重要的机遇，但也对密码系统的安全防护提出了新的挑战和要求。本项目旨在深入研究高性能的密码算法并行化处理方法，并根据并行架构的优势和缺陷因地制宜地提出防御攻击的有效机制，实现高效性和安全性的有机统一。首先，本项目将全面评估多核架构在片上网络通信，存储管理，旁道攻击等方面的安全漏洞，建立符合安全性要求的多核处理器框架模型；第二，本项目将基于框架模型提出对称，非对称，杂凑等三大类密码算法的并行分解方法，解决分解方案的设计、评估和优化实现问题；第三，本项目将结合多核处理器的并行计算能力及其它固有特征提出针对特定攻击方法的防御技术，从而切实增进密码算法并行化实现方案的安全防护水平；最后，本项目将设计相应多核处理器平台的原型系统，完成对各项关键技术的验证。

随着多核时代的到来，密码算法也必须实现并行化处理，但是如何高效地开发并行性并完成安全防护是亟待解决的科学问题。本项目旨在通过研究并行体系架构技术，为高性能、高安全性的并行密码计算提供系统性的解决方案。本项目从通用的片上网络（NoC）平台出发，研究了大整数模乘这一公钥密码的核心运算的并行化实现。通过优化算法设计、任务划分和网络架构，大幅提升了该运算的并行加速比。该项研究中提出的若干架构设计与参数选取方法对处理多核平台的通信延时开销问题具有普遍借鉴意义。本项目针对同构多核系统中硬件特性与任务需求失配的问题，提出了一种异构多核公钥密码处理器架构。该架构具有分布计算和集中控制的特点，以多个处理单元（PE）并发完成高强度计算任务，而以一个通用RISC处理器集中完成算法的顶层控制与调度。基于该架构实现的公钥密码处理器能够满足高吞吐率、低延迟的工作需求，与同期相关工作比较，其性能达到国际先进水平。本项目瞄准当前公钥密码的发展前沿，研究了新一代双线性对密码算法及其VLSI实现，提出了一种双线性对专用指令集处理器。通过设计专用硬件加速单元、提取高效的指令集和开发算法的并行性等措施，该处理器实现了高性能和灵活性的有机统一，并成为国际首款65nm工艺下硅验证的双线性对密码处理器。本项目也研究了多核平台的安全评估技术和防御攻击技术。通过对NoC架构的建模仿真深入分析了以消耗片上网络通信带宽为目的的拒绝服务攻击对片上网络系统服务质量的危害，提出了一种防范此类攻击的权限认证和数据保护机制，有效地限制了非法和恶意的访问请求。针对功耗攻击问题，本项目建立了一套多核处理器的功耗仿真与分析流程，可以在处理器软硬件设计过程中及时检验功耗信息泄露问题。另外，利用多核平台在软件程序、任务分配、互连组织等方面的重构能力，能够有效地遏制多核平台对功耗信息的泄漏，增强对功耗攻击的防护。