纳米尺度CMOS毫米波集成电路建模及设计技术研究

本项目面向标准CMOS工艺的毫米波应用这一热点研究领域，开展45－90nm尺度下毫米波集成电路的研究。标准CMOS工艺等比例缩小原则使得其特征频率不断提高，噪声系数不断减小，多方面的物理特性使得关于纳米尺度CMOS工艺毫米波应用的研究具有极高的研究意义。但由于尺度减小而带来的诸多问题为毫米波应用提出挑战，本研究重点对纳米尺度下量子效应对毫米波集成电路的影响加以分析。将基于薛定谔方程数值解建立完备的器件模型及参数提取,开展纳米量子效应与集成电路场效应联合仿真的创新性的探索研究，完成CMOS工艺毫米波集成电路的设计和制作。旨在解决纳米尺度标准CMOS工艺毫米波应用中的关键问题，将纳米尺度CMOS工艺所带来的更高频率及噪声特性应用到毫米波集成电路的设计中。为毫米波系统的硅基集成电路中的实现创造理论依据，为集成电路的系统化设计（SoC）提供技术积累。

本项目基于FDTD 算法的薛定谔方程数值解及其在计算势垒电子隧穿系数的计算方面的应用取得了阶段性成果。首先解决了对非均匀介质问题的处理和算法，对于不同介质边界下的FDTD 迭代公式的讨论，将有效质量的因素考虑在内，有效的扩大了 该FDTD算法的适用性，使得如实际器件中渐变势垒以及相应的有效质量的渐变的建模更为方便。本项目在交流输运理论的部分态密度的基础上，引入了和自旋相关的自旋部分态密度。通过联立自旋部分态密度和自旋相关的内势，我们在电荷交流输运理论的基础上，得到了自旋相关的自旋特征势，并由此得出自旋交流电导。我们发现，新的自旋电流电导满足电荷不变和规范不变性的要求，从而发现了自旋堆积和自旋内势在自旋交流输运的重要性，首先提出了自旋交流电导以及自旋电容的概念，并研究了电荷电容和自旋电容对交流输运的影响，取得了初步成果。在基于纳米尺度CMOS工艺的单片微波/毫米波集成电路的设计工作上，把左右手传输线模型引入到CMOS毫米波电路设计中，完成了相关的用0.18um CMOS工艺设计24-GHz ISM频段收发机关键芯片的研发，其中，24-GHz 低噪声放大器综合指标处于国际先进水平；24-GHz 行波振荡器芯片在同类芯片中面积达到最小。同时，也完成了Ka波段功率放大器、x波段低噪声放大器、60GHz混频器等芯片的设计开发及制作，同时也开展了X 波段单片集成宽带正交混频器、Ka 波段镜像抑制调制解调器、Ka 波Doherty 功率放大器、S 波段接收机、六位CMOS数字移相器等相关CMOS 毫米波单片集成电路的研究设计并发表了相关的学术论文。.以本项目研究成果为基础，正式发表SCI收录论文8篇，EI收录论文11篇，待发表论文3篇，参与国际、国内学术会议4人次，培养硕士研究生5名，博士研究生4名，并与中电集团多个研究所开展了学术交流。