新型自路由自配置容错FPGA设计实现研究

在航天探索，空间卫星，核电辐射，军事通信等高辐射环境中，深亚微米级的FPGA很容易受到高能辐射粒子撞击造成暂时错误，也可能由于大量高能粒子长时间强烈撞击或器件老化损坏，出现长期甚至永久错误。暂时错误可通过重配置克服，而长期或永久错误即使进行重配置，也无法克服。研制自动克服暂时错误和长期或永久错误的FPGA具有重要意义。国际上对自动克服长期或永久错误的FPGA研究尚不充分。本项目基于课题组已有的FPGA软硬件设计经验，研究减少错误发生可能性的冗余配置与布局路由软件算法和相应的容错FPGA硬件结构。冗余配置与布局路由算法可产生在高能粒子辐射时出现暂时错误可能性低，冗余电路面积功耗小的电路配置。在错误发生时，FPGA可自动完成动态重配置和互连，克服暂时错误和长期或永久错误。本项目将做实例芯片的流片验证和建模。

在航天探索，空间卫星，核电辐射，军事通信等高辐射环境中，深亚微米级的 FPGA 很容易受到高能辐射粒子撞击造成暂时或长期错误。研究自动克服暂时和长期错误的FPGA 具有重要意义。本项目研究容错冗余配置与布局路由软件算法和容错FPGA 硬件结构。我们针对FPGA构件，设计了基于两层优先级的部分TMR配置方法和基于互连单元的抗辐照VPR路由布局算法，提出了新型充放电型抗辐照锁存器、基于动态逻辑的抗辐照触发器、基于计算时钟上升沿数量的抗辐照分频器和基于相邻多比特纠错码的抗辐照SRAM阵列。这些方案可以在提高FPGA抗辐照能力的同时，还能保持其高速或高频性能。