面向成品率的三维片上网络TSV容错技术研究

3D NoC天然融合片上网络及三维集成的技术优势，具有可扩展、低功耗、高集成度等特点，但同时带来新的问题和挑战。由TSV故障所导致的成品率下降问题就是其中之一。这不仅影响3D NoC制造成本，还影响芯片可靠性，甚至对3D NoC技术适用度提出严峻考验。.本课题面向3D NoC中由TSV故障导致的成品率问题，提出基于功能细分的TSV冗余容错优化策略，探索面向成品率、兼顾可靠性和容错成本的3D NoC冗余容错方法；针对3D NoC中TSV成本高于片上连线的特点，以TSV故障弱化冗余技术为理论基础，提出3D NoC通道位宽自适应重组机制，研究TSV优弱化及次弱化技术；针对容错系统自身保障可靠性、提高可观测性等需求，研究基于可重构硬件原型的可观测3D NoC容错控制技术，建立故障检测与定位、容错系统自身可观测、可重构的控制方法。

围绕三维片上网络容错领域的关键问题，从体系结构、电路设计、系统建模、性能分析等多个层面开展了研究工作。针对冗余TSV利用率不高问题，提出一种基于功能细分的硅通孔（TSV）冗余策略，有效提高成品率；为了有效降低容忍软错误设计的硬件和时序开销，提出一种基于时序优先的电路容错混合加固方案，平均面积开销为36.84%，电路平均软错误率降低99%以上；为了验证NoC及相应多核系统的性能，建立了基于FPGA的多核软件快速调试平台，以及集成处理器指令模型（ISS）和3D NoC系统模型混合仿真平台，从多个层面开展研究；为了提升性能分析速度，并获得NoC最差情形性能指标，使用网络理论开展性能分析工作，提出一种TSV负载全局均衡的三维片上网络延迟上界优化方法，在充分考虑TSV特性的同时，有效提升最差情形性能；提出一种NoC延迟上界的多出口聚集流分析方法，提升性能分析精度。.本项目发表期刊论文8篇，会议论文24篇，申请发明专利7项，培养9名硕士研究生。.