SoC中滑动窗口应用类IP核高级综合技术研究

IP核是SoC设计的基础和核心。SoC设计需要尽可能地使用现有IP，以搭积木的方式完成大部分设计。其中，IP核高级综合技术实现将硬件行为级描述转化为结构描述，甚至布图描述，提高了抽象级别，使设计者从繁杂的底层设计细节中解脱出来，更加专注于整个系统的设计，提高了设计的效率和正确率，降低了设计成本。本课题面向滑动窗口类应用程序，研究其高级综合技术。设计目标为输入C语言源程序，经过一系列的编译分析和优化操作，自动生成优化的底层Verilog代码编写的IP核。基于滑动窗口类应用IP核的自动生成流程，本课题将围绕如下四个方面展开研究：充分开发数据重用的存储结构模型，RTL级硬件代码自动生成，片上资源足够情况下的设计空间探索技术和片上面积资源不足情况下的多循环程序映射技术。

本项目主要面向一类应用程序类型——滑动窗口应用展开研究。滑动窗口广泛应用于图像处理、模式识别和数字信号处理领域，它具有数据量大，计算密集等特点。针对现有体系结构模型的不足，本项目首先提出了IP核的参数化三层存储结构模型，设计目标是充分开发滑动窗口应用中存在的数据重用，减少访存次数，加快程序执行速度，实验结果表明，与相关工作相比，本项目提出的存储结构模型使用相对较少的存储单元，将程序执行节拍减少了2.13到3.8倍，将时钟频率由69MHz提升到了200MHz以上。在参数化三层存储结构模型的基础上，本项目研究了IP核RTL级硬件描述文件的自动生成，设计目标是实现IP核的可综合Verilog代码自动生成，这种方法避免了手工映射的复杂性和低效性，实现自动映射，并且结果比较优化。在此基础上，本项目进一步研究了片上资源足够和不足两种情况下的设计空间探索技术。当片上资源足够时，本项目设计了一种基于硬件流水结构的设计空间探索方法，设计目标是充分利用片上资源，提高算法并行度，减少程序执行节拍，实验证明，本项目提出的设计空间探索方法，可以将片上资源利用率提高到85%以上，同时本项目的阵列分块方法与相关工作相比，可以将访存次数降低2%到20%。在片上资源受限的情况下，本项目针对多循环程序设计了一个参数化的流水线模板，该模板结构对特定目标应用中所有循环基本块通用，能够实现对所有循环基本块的顺序映射。实验表明，针对每个循环基本块，本项目设计的流水线模板能达到与专用硬件结构相当的执行节拍，同时本项目提出的通用模板结构简化了为每个循环设计专用IP这一过程，降低了设计复杂度，缩短了设计周期。综上所述，本项目面向滑动窗口应用，研究其IP核的高级综合技术，对存储结构模型、RTL级硬件描述文件自动生成和两种情况下的设计空间探索方法等问题提出了有效的解决方案、对于推进应用类IP核高级综合技术的研究和实用化具有一定的理论意义和应用价值。