数字信号处理VLSI实现的可测性设计研究

本项目针对当代数字信号处理对高速、高性能、高可靠性和低功耗的客观需求，以大规模集成电路（VLSI）实现数字信号处理的低功耗可测试性设计为研究对象,拟系统研究:(1)数字信号变换与运算在阵列化、并行化和流水化（Pipelined）VLSI实现的可测性设计理论与方法；（2）并行流水化数字滤波器VLSI实现的可测性设计原理与方法。该项目以取得自主创新的理论和技术成果为总体研究目标。该项目的实施对促进我国大规模集成电路可测性设计的理论研究和提高其应用水平，使我国跟上日新月异的国际微电子步伐皆具有积极意义。