视频编码实时处理算法研究与VLSI实现

新一代视频压缩标准H.264在实现更高编码效率的同时具有更高的计算复杂度，需要消耗大量的时间和系统资源。因此，实时编解码器实现面临巨大挑战，需要寻找高效的优化算法。本课题针对H.264视频编码关键技术和VLSI系统架构进行深入研究。.算法方面，面向VLSI硬件实现及实时应用，设计基于搜索窗中心预测和中途截止的自适应运动估计算法和基于自适应门限的帧间/帧内联合快速模式选择算法。.在VLSI实现方面，设计基于宏块编码的四级流水结构和帧间预测VLSI结构，合理分配每级流水链的运算负载；利用新型存储空间映射方法，设计高效SDRAM控制器结构；设计高效的去块效应滤波器硬件加速结构以实现编解码系统的实时滤波。

视频压缩编码标准H.264/AVC在压缩效率、质量和网络适应性等方面均取得了显著的提高，但与其它视频压缩标准相比，H.264/AVC编解码器的计算复杂度高出了几倍甚至十几倍，因此实时编解码器的VLSI实现面临着巨大的挑战，需要寻找高效的优化算法。本项目主要针对H.264/AVC视频编码关键技术和VLSI 系统架构进行了研究。在算法方面，提出了（1）基于搜索窗中心预测的快速运动估计算法，在对最优匹配点位置进行预测的基础上进行整数像素运动估计，并引入搜索方向快速界定、搜索窗口自适应伸缩和中途截止等多种优化策略，从而提高整数像素运动估计的搜索速度；（2）1/4像素点快速分级搜索算法，分别在水平和垂直方向用抛物线模型来模拟误差曲面，通过求解抛物线方程来确定1/2像素最优匹配点；再根据搜索窗中心点、水平和垂直方向的1/2像素最优匹配点的绝对误差和大小关系来预测1/4像素的最优匹配点；（3）基于零块检测的快速帧内模式选择算法，通过分析各编码模式的特点和最佳模式分布规律，给出帧内模式预测的选取原则，并利用全零模块的预测略过不可能进一步降低率失真代价的模式，从而提高编码速度；（4）基于零块检测的快速整数变换与量化算法，通过对各种全零模块进行准确的预测，从而省略对应块的整数变换与量化过程，实现快速的整数变换与量化处理。在VLSI 系统架构研究方面，进行了（1）并行宏块级流水结构设计，改进运动矢量预测算法以适应流水设计和并行计算的要求，在整数像素运动预测过程中引入降采样和像素截位处理以减少逻辑设计的资源开销；（2）可变块尺寸整像素运动预测实现结构设计，实现一种在略微增加硬件资源条件下可同时支持固定块尺寸和可变块尺寸的硬件结构；（3）分层的SDRAM控制器结构设计，充分利用SDRAM的特点，采用新的存储空间映射方法，通过减少换行过程中的冗余周期，提高存储器的带宽利用率；（4）一种高效的去块效应滤波器VLSI结构设计，在对块边界的滤波次序和存储器的分配进行优化改进的基础上，设计了并行流水式滤波单元以及全流水的4×4矩阵转置结构，在提高系统处理能力的同时，减少面积资源的占用率。本项目所实现的H.264/AVC编码原型芯片，支持4路D1的实时视频压缩，与其他的实现结构相比，提出的编码结构可支持更高规格的视频压缩处理，同时节省了逻辑资源。