纳米FinFET器件的退化模型和失效机理研究

ITRS2009 预计:2016 年左右以纳米FinFET 为代表的非传统多栅CMOS 可能代替体硅结构用于21nm 节点后的集成电路技术，而可靠性问题是该技术成为主流所必须解决.的关键技术之一。但当前国际上对纳米FinFET 器件可靠性的研究还并不成熟，也没有SPICE.模型对因器件性能的退化带来的电路性能改变进行仿真预测。因此，本项目将深入研究纳.米FinFET 的可靠性物理，建立新型栅介质的阈值电压动态弛豫，热载流子注入，以及负偏压不稳定性等器件性能退化模型和寿命预测模型，用先进测量条件下的实际测量数据对模型进行验证，并将FinFET 器件性能退化模型植入电路SPICE 模型，对电路的性能退化进行仿真和预测。本项目的成果将为发展自主FinFET 电路模型和EDA 工具方面作出力所能及的贡献。

本项目在前期调研基础上，按计划逐步展开各项研究。完成界面态和氧化层陷阱分离技术，建立FinFET器件的可靠性模型，对电路性能退化进行预测。完成制造过程中结构参数、掺杂涨落和热载流子效应对FinFET器件特性影响的研究，为器件的设计和制造提供参考和指导。同时构建基于FinFET的 SRAM，研究掺杂涨落对其特性的影响。完成的纳米FinFET器件三个模型：动态阈值模型，负偏压温度不稳定性（NBTI）模型以及静态和动态NBTI退化预测模型，为FinFET可靠性问题提供预测方案和SPICE应用提供支撑。同时经过研究组两年的工作，提前完成申请书的研究计划，在项目中后期根据国际器件和电路最新发展情况，开展国际热点无结FinFET特性和可靠性的相关研究。完成无结多栅器件垂直沟道不均匀性、线粗糙程度（LER）对器件特性影响的研究。同时，提出双材料栅结构用来提升无结器件电流驱动能力。为FinFET及多栅器件继续优化提供备选方案。项目共发表Sci期刊论文4篇，Ei会议论文9篇，撰写专著章节一节，申请专利2项。项目培养博士生1名，硕士生4名，并联合培养博士生1名。