面向硅后验证的芯片跟踪信号提取与软硬件验证技术研究

High cost and low flexibility of the post-silicon validation have become the bottleneck of system on chip design, by using the trace signal extraction technology to improve test transparency during silicon debug is therefore a crucial issue to solve the bottleneck problem. This project focuses on the study of trace signal fast automatic extraction technology in digital VLSI, which mainly includes the following two parts: 1. The project is devoted to improve the inefficient traditional manually trace signal selection method which only depend on experience, and creatively put forward a new trace signal extraction method which based on structure mining; 2. The project tries to build the verification and evaluation mechanism of trace signal extraction algorithm, and design a software-hardware verification platform to test the actual effect of the algorithm.

硅验证的高成本和低灵活性成为片上系统SoC设计的瓶颈，采用跟踪信号提取技术来提高芯片调试的透明性是解决该瓶颈的关键。本项目重点针对数字超大规模集成电路芯片中跟踪信号的快速自动提取技术进行研究，主要包括两方面内容：1.提出基于结构挖掘的跟踪信号提取算法，并研究高效的快速选择方案用以替代传统的低效人工操作；2.提出高效的跟踪信号提取算法评价机制，设计软硬件协同验证平台对算法的实际效果进行验证。

硅后验证中跟踪信号提取是提高芯片调试透明性的关键技术。跟踪信号的选择涉及提取算法的算法复杂度过高、实用性弱等问题。为了进一步明确研究点，项目最终选择HINOC芯片等通信交换类芯片的调试为载体开展研究。探索一种能够实用化的跟踪信号提取方法，可满足不同类型芯片的调试需求、提高调试效率和保障调试效果的用户体验。本项目主要完成如下三部分内容：.1、集成电路门级结构表征的研究。整理多种门级结构的提取算法，设计了多种电路结构的提取软件；开发了基于EDIF文件和dot语言的门级电路图形化显示软件，对芯片调试和故障定位具有重要意义。.2、算法仿真和基准电路实验。目前跟踪信号提取质量已接近极限，很难在SRR指标上有所提升，如何对提取信号进行应用是目前业界研究的主要问题。项目结合HINOC芯片调试，开发出基于门级网表的仿真软件和跟踪信号提取软件, 结合实际调试经验，给出了网络与交换类芯片调试时故障监测的“足印”痕迹记录方法；.3、搭建软硬件平台。搭建了基于千兆以太网口的跟踪信号提取软硬件平台，有效避免了FPGA调试时多次重复编译，提高了芯片调试的效率。