提高电流舵DAC高频SFDR的新技术研究

Spurious-free dynamic range (SFDR) is the most important target in high speed DAC design, and has been the bottleneck of high-speed high-precision DAC. At high frequency, the output impedance and the output waveform glitch has correlation with the input code, and this is the main reason to generate harmonic distortion. This study intends to in-depth research relationships between the input code word SFDR with output impedance and the output waveform, and proposes new method to improve SFDR. Against The output impedance problems, this project researches the improved dual symmetric switch and a new constant output impedance of the current source technology to reduce the difference between the positive and negative DAC output impedance, so the SFDR will be improved; Against the output waveform glitches problem, the project research corresponding digital signal processing algorithms, combined with the switching sequence optimization, design new digital correction techniques, to eliminate the output glitch, to reduce the harmonic distortion of the DAC. To verify the research results achieved, a high linearity 14-bit 2GS / s DAC will be designed.

无杂散动态范围（SFDR）是表征DAC线性度最重要的指标，也是高速高精度DAC设计的瓶颈所在。本课题研究电流舵DAC中输出阻抗、输出波形毛刺与输入码字的关系，分析谐波失真产生的原因和对SFDR造成的影响，为提高DAC的高频SFDR提供新的科学方法和设计思路。本课题组首次提出了通过减小正负输出端的阻抗差，可以降低输出阻抗与输入码字的相关性，显著提高DAC 在高频的SFDR 指标，并提出利用新型双对称开关结构和恒定阻抗电流源技术，减小DAC正负输出端阻抗的差别，提高SFDR；另一方面研究相应的数字信号处理算法，结合开关序列优化，设计新型数字校正技术，降低DAC的输出波形毛刺与输入数字码字相关性，减小DAC的谐波失真。根据研究成果，采用65nm先进工艺设计具有高线性度的14-bit 2GS/s DAC进行验证，为克服DAC的SFDR在高频下降的难题提供解决思路。

数模转换器（Digital-to-analog Converter, DAC）是数字信号和模拟信号之间的转换桥梁，在通信和信号处理系统中具有不可缺少的重要作用。随着工艺的进步和数字信号处理（Digital Signal Processing, DSP）技术的广泛应用，高精度和高采样率的数模转换器应用场景日益广泛，其线性度成为限制系统性能的主要瓶颈之一。.本研究针对高性能DAC设计中的动态元件匹配（Dynamic Element Matching, DEM）技术进行了分析，提出了时间松弛交织的归零动态元件匹配（Time-relaxed Interleaving Return-to-zero DEM, TRI-DEMRZ）技术，在较低的复杂度下实现了随机化程度较高的DEM译码器，显著消除了DAC输出中与输入信号相关的非线性失真，提高了DAC的输出线性度，并缓解了电流源失配的影响，在保证匹配精度前提下大幅减小了芯片面积。通过拆分复用进一步简化了DEM译码器的结构，提高了译码器的工作速度。.采用TRI-DEMRZ技术，基于65nm CMOS工艺设计了一个14位3GS/s采样率数模转换器芯片，完成了芯片设计、电路仿真工作，验证了TRI-DEMRZ技术的有效性。仿真结果表明输出信号无杂散动态范围（Spurious Free Dynamic Range, SFDR）大于84dB。