算法级功能可重构的数字硬件体系结构及实现方法研究

基于可编程资源静态重构原理与平台，通过对新型适于可重构电路基核单元的定义、目标函数的分解原则和映射算法、重构电路的算法硬件化等问题的研究，创新地提出算法级功能可重构数字硬件的体系结构和设计实现方法。.仿真和验证算法级功能可重构数字硬件实现算法模型，进行有关的功能级基核定义、互连重组、目标函数算法分解优化、硬件化方式等内容进行研究，为创立功能级可重构数字硬件的设计方法学而奠定基础。.探索适应于可重构电路构架的NOC互连重组的自适应路由结构、虫洞路由仲裁算法以及交换节点的典型构造。