深空通信在轨处理关键技术研究

Deep space exploration is the important information source for space information network. As the distance is further, it is urgent to develop on-orbit processing to improve the reliability and stability of deep space communication. For the relative backward in the fields of satellite antennas and chips, there are many challenges to overcome, such as weak signal sensing, multiple widely different tasks processing, long time lifecycle platform under heavy radiation environment. In this project, we focus on the information sensing method, the processing structure, and the carrier platform, including weak signal sensing and receiving method with the aid of noise, multiple communication schemes reconstruct processing structure with the drive of parameters, on-orbit processing hardware evolution system with self-cure ability. With the project, we aim to break through the bottlenecks of information processing and carrier platform, form the new method of space grade chips with the commercial CMOS technology, which can improve the transmission efficiency significantly for space information network.

深空探测是空间信息网络的重要信息获取通道。随着探测距离越来越远，亟需进行在轨处理以提高深空通信的可靠性与稳定性。由于我国目前的星载天线水平及器件能力相对落后，深空通信在轨处理面临着微弱信号感知、大跨度多任务处理、恶劣辐照环境长周期生存等挑战。本项目面向我国深空通信长期可持续发展的需求，从星上信息感知方法、信息处理架构、承载平台演进等方面系统深入研究在轨处理关键技术，包括噪声辅助的微弱信号感知与接收方法、参数驱动的多体制通信可重构处理架构、具有自愈功能的在轨处理硬件演进系统等。通过本项目的研究，可突破制约我国深空通信发展的信息处理瓶颈和承载平台瓶颈，探索出利用商业CMOS工艺发展宇航级抗辐照芯片的新方法，为空间信息网络的高效传输奠定技术基础。

深空探测是空间信息网络的重要延伸。随着探测距离越来越远，亟需进行在轨处理以提高深空通信的可靠性与稳定性，其面临严重资源受限下的大跨度多任务处理、恶劣辐照环境长周期生存等挑战。本项目面向我国深空通信长期可持续发展的需求，在星上多体制可重构SOC架构与方案、星上处理容错方法、多体制SOC的容错验证技术等方面开展了研究工作。取得的主要进展如下：.首先，针对传统的高速LDPC译码器存储量大、实现复杂度高、难以支持多码长的可重构等不足，提出了并行流水线分层迭代算法，最大可降低75%的译码收敛时间。节点间传递的信息通过简单计算恢复，而无需独立存储，同时简化信道初始信息的存储，最多减少了40% 的存储。以子矩阵整体作为处理单元，译码行处理以冒泡比较代替多输入比较器，列处理以二输入累加器代替多输入全加器，大大降低了复杂度并支持可重构。.其次，研究了深空通信在轨处理容错技术，将常规计算分解为细粒度关联处理，将重复编码（三模冗余）转变为结构化编码，通过编码计算，减少冗余，实现容错高速处理。具体来讲，对于滤波单元，基于中国余数定理设计了模域容错滤波器结构，在计算模支路基础上增加检错模支路，可以100%纠正单状态错误。IET Fellow、IEEE Access编委Chip Hong Chang在“余数系统：新范式…”论文中将我们的方法作为对抗电路差错的代表性样例。对于译码单元，利用信道编码能力，提出纠删容错结构，消除电路单状态错误的影响。.随后，基于STT-RAM等新型存储器件特点，提出低开销低延时的分层差错控制码，利用分层子码共有特性，设计分层码校验矩阵以实现不同错误下的不同译码路径，译码延时最少仅需一个时钟周期，大大减少容错处理所需的面积、功耗和延时，为新型器件的深空应用积累基础。.最后，开发了SRAM型FPGA的自动注错软件，可进行硬件注错，提高了注错测试效率，进而一定程度替代对我国禁运的JBits测试软件。.基于本项目成果，完成5Gbps超高速LDPC编译码器，拟应用于西光所等的空空激光通信设备中，为星间激光组网提供技术支撑。