工艺偏差下的统计静态时序分析方法研究

随着集成电路制造工艺进入纳米时代，一方面，一系列新工艺和新材料的采用引起了严重的工艺偏差，使得电路的时序性能变得不可预测；另一方面，特征尺寸的不断减小和工作频率的不断增加使得信号波形畸变日益严重，呈现较强的非线性和非单调性，给时序分析带来了极大困难。本项目基于随机配置法基本原理，试图建立完整的统计静态时序分析体系，研究门单元电路的统计时延建模；考虑信号波形的统计波形建模方法；加快工艺偏差下统计时序分析的MAX快速求解算法。本项目的研究成果将为解决工艺偏差影响下的数字电路静态时序分析提供关键的创新算法和较为完整的解决方案，具有重要的学术意义和应用价值。