稀土基高k栅介质/钝化层/InP叠层栅构筑及其物性研究

With the development of microelectronic technology, the research of high-k gate dielectric on Si substrate is nearly mature. The growth and physical property researches of high-k material on the Ⅲ-Ⅴ group compound semiconductor InP substrate have become one of the recent research hotspots. Er2O3 and Tm2O3 are two of the best thermal stability among the rare earth oxides, and they are expected to be a high-k gate dielectric material matching InP substrate. However, so far, the growth and physical properties of Er2O3 and Tm2O3 films on InP substrate have not been studied. In this project, Er2O3 and Tm2O3 high k gate dielectric films will be prepared by atomic layer deposition or molecular beam epitaxial system on InP substrate, respectively. The dielectric properties will be improved through the doping of rare earth element Ce. The interface state will be eliminated by using the self-cleaning effect of Al2O3 passivation layer, and to reduce the effect of Fermi-pinning effect on carrier transport rate. The high-k/passivation layer/InP gate stack structure will be constructed. The leakage-current mechanism of rare earth oxide film on InP substrate will be proposed. The whole band alignment of metal/Er2O3(Tm2O3)/InP will be obtained. At last, the dispersion mechanism of high-k gate dielectric on InP substrate will be revealed. The successful implementation of this project will provide excellent candidate materials and theoretical guidance for the application of high-k gate dielectric on InP substrate.

随着高k栅介质在Si衬底上的研究几近成熟及微电子技术进一步发展的要求，高k材料在Ⅲ-Ⅴ族化合物InP衬底上的生长及特性研究已经成为近期的研究热点之一。Er2O3、Tm2O3作为稀土氧化物中热稳定性最好的两种，有望成为与InP衬底相匹配的高k栅介质材料。但到目前为止，InP衬底上Er2O3、Tm2O3薄膜的生长及物理特性还缺乏必要的研究。本项目将利用原子层沉积和分子束外延系统分别在InP衬底上制备Er2O3、Tm2O3高k栅介质薄膜，通过稀土元素Ce掺杂提高其介电性能，利用Al2O3钝化层的自清洁效应消除界面态，降低费米钉扎对载流子传输速率的影响，构筑高k栅/钝化层/InP叠层结构。提出稀土氧化物薄膜在InP衬底上漏电流产生机制，获得金属/Er2O3(Tm2O3)/InP的全能带排列，揭示InP衬底上高k栅介质的频散机制，为高k栅介质在InP衬底上的应用提供优异的候选材料和理论指导。

随着高k栅介质在Si衬底上的研究几近成熟及微电子技术进一步发展的要求，高k材料在Ⅲ-Ⅴ族化合物InP衬底上的生长及特性研究已经成为近期的研究热点之一。本项目研究中，我们先在Si上进行磁控溅射Er2O3的探索，成功得到性能优良的Er2O3薄膜，并且在Al2O3/Er2O3/Si结构下进行450℃退火得到了在Si基上最佳性能。样品获得了较小的氧化电荷密度（-1.20×10E12cm-2），较小的边界陷阱密度（-2.74×10E10cm-2）、最大的介电常数（15.8）、最小的迟滞电压（0.005 V）和较小的漏电流密度(3.68×10E-10A/cm2)。.接下来，我们基于稀土氧化物高k栅介质和三五族衬底InP结合形成的性能优异的MOS电容器。利用原子层沉积（ALD）制备了不同的钝化层层叠结构。研究对HfDyOx/Ge叠层栅的界面特性的调控，得到了最佳的ALD钝化层的制备工艺。在使用不同厚度 Al2O3 钝化层来调控Er2O3/Al2O3/InP叠层MOS器件界面时，发现1.45 nm 厚度的 Al2O3 钝化层对性能的提升效果最好，介电常数获得从14.6 到 20.5的提升，同时漏电流密度从 7.4×10E-5 A/cm2下降到4.2×10E-6 A/cm2。界面态密度从1.30×10E12 eV-1cm-2下降到 7.27×10E11 eV-1cm-2。从而证明了ALD钝化层工艺的有效性。.为了提高栅介质的介电常数，本项目还尝试了通过和Ti共溅获得高性能的三元氧化物栅介质的方法，得到了一种性能优越的ErTixOy三元氧化物栅介质，它同时具备大介电常数和低漏电特性以及良好的击穿特性，对 CMOS 器件新型栅介质的开发探索具有重大意义。.在本研究的资助下，我们对InP上Sm2O3的制备，和Yb2O3的相关制备也进行了相关研究，均表现出不错的应用潜能。.本项目相关研究成果已发表SCI论文16篇，获得授权发明专利9项。本项目的顺利实施将为高k栅介质在InP衬底上的应用提供优异的候选材料和理论指导。