面向功能ECO的不等价逻辑抽取方法研究

Functional Engineering Change Order (ECO) has been an indispensable technique in modern VLSI design flow. It aims at an incremental rectifying the design problems after synthesis and optimization to avoid the loss caused by the design re-spin. Logic differences extraction is a key stage of ECO to decide where to perform the rectification and how many and what size of patches should be used. In this proposal, we will take the advantages of the dependency between the specification functional changes and the structural differences, to locate the rectification area, and to co-optimize the size and amount of patches. The topic of the proposal includes: 1) A functional equivalent circuit cut method based-on structural signature. It is used to reduce the search space for rectification. 2) A setting to formulate the rectification dependency of the internal nodes with different structures. The setting will guide the following step to decide the patch location, amount and size. 3) A patch location and optimization method based-on the rectification dependency sets. The method uses the dependency to locate the patches area, and decides which patch should be chosen and how many patches are needed based on nodes rectification capacity variance. Finally, we can get an optimized ECO plan. Hoping by this proposal, we can lay a foundation research for logic differences extraction method to enhance functional ECO efficiency.

功能ECO技术常用于集成电路设计后期，实现类似"打补丁"式的电路功能修改，以避免重新设计。不等价逻辑抽取是功能ECO的关键，决定着补丁的位置、数量和大小。本申请通过挖掘功能变更与结构变化之间的相关性，指导补丁定位和补丁数量与大小的协同优化，求解对原始网表改动小的不等价逻辑抽取方案。主要研究内容包括：1）基于结构特征签名的功能等价电路剪除方法，用于缩小补丁搜索区域。2）面向不等价结点的变更相关性集合构建方法，利用诊断向量和失效分析，建立可以表征功能变更与结构变化相关性的集合，为后续优化奠定基础。3）基于变更相关性的补丁定位与优化方法，利用变更相关性限定的补丁搜索空间，指导补丁定位；依据补丁校正能力的差异来优化补丁的数量和大小，最终形成改动小的补丁方案。期望通过上述研究，提出一种利用电路结构特性的功能ECO不等价逻辑抽取方法，以探索提高功能ECO效率。

在集成电路设计过程中，功能ECO技术常用于集成电路设计后期，实现类似“打补丁”式的电路功能修改，以避免重新设计。不等价逻辑抽取是功能ECO的关键，决定着补丁的位置、数量和大小。本研究通过挖掘功能变更与结构变化之间的相关性，指导补丁定位和补丁数量与大小的协同优化，求解对原始网表改动小的不等价逻辑抽取方案。主要研究成果包括：.1）基于结构特征签名的功能等价电路剪除方法研究。在研究过程中，提出了基于故障元素图的组合逻辑多故障诊断方法，该方法利用电路的结构特征，寻找出功能模拟结果相同情况下可能的等价结点对进行剪除，从而减少了等价性检验的迭代次数，确保剪除的正确性。.2）向不等价结点的变更相关性集合构建方法研究。在研究执行过程中，由于电路功能变更也会引起结构变化。本研究通过对结构存在差异的结点集合进行筛选，从结构差异中发掘潜在的功能变更结点，用于引导补丁位置搜索。提出了基于扫描单元重连的扫描链可诊断性设计方法。利用诊断向量和失效分析，寻找潜在功能相关性的结点对，并构建可以表征功能变更和结构变化相关性的集合。利用集合所表征的结点变更信息，辅助补丁定位，避免逐结点的等价性检验，降低计算复杂度。.3）基于变更相关性的补丁定位与优化方法研究。在研究执行过程中，为从总体上有效减少对原始电路的更改，利用校正能力强的补丁完成多数功能变更，再利用校正精度高的补丁完成余下电路的校正，达到协同优化补丁数量与面积的目的，减少对原始网表的改动。提出了适用于数字电路的确定性诊断向量生成方法与失效分析方法。.通过上述方法，本研究在提高ECO速度、精度和修正范围等方面都提出了有针对性的方法，并基于现有的benchmark电路开展了测试与评估，形成了一套适用于电路结构特性的功能ECO不等价逻辑抽取方法，提高了数字集成电路功能ECO的效率。在执行过程中，共发表学术论文19篇，其中SCI收录3篇，EI收录11篇；申请发明4项，其中3项为中国发明专利，1项为国际发明专利。本课题主要研究成果在TVLSI、CJE、PACT、FPGA等领域著名学术期刊和会议上发表。在人才培养方面，毕业硕士研究生1名，博士研究生2名；现仍在读硕士生2名，在读博士生1名。在项目研究期间，项目中的诊断技术作为处理器研发技术积累，获得北京市科技进步二等奖一项。