基于合成基准测试程序的多核处理器模拟技术研究

处理器微体系结构模拟是现代处理器设计中不可缺少的重要环节。然而在模拟器上运行基准性能测试程序（如SPEC CPU2006）需要极长的时间。为此，研究人员进行了大量的研究，但这些研究大都集中在如何在基准测试程序的动态指令流中选取部分指令进行详细模拟，其他指令进行功能模拟或功能预热方式运行的方法上，他们能够取得明显的模拟时间减少，但无法满足多核体系结构模拟的要求。本课题提出基于合成基准测试程序的多核模拟技术是解决上述问题的一个新途径。主要的思想是合成一个比SPEC CPU2006小得多但能代表它的性能特征的程序，从而极大地减少模拟时间。另外，能耗和发热模拟也是目前微体系结构评估的难点问题，主要体现在模拟精度低和操作复杂等方面，本课题将设计一套自动生成合成测试程序的框架和算法以解决上述问题。

体系结构模拟器的体系结构参数能够灵活方便地被修改。因此，体系结构设计或研究人员使用模拟器来快速评估多种可能的设计。目前，处理器体系结构模拟已经成为了现代处理器设计中的一个不可缺少的环节。然而，模拟速度和精度之间的矛盾一直没有得到有效的解决，严重制约了人们对最优处理器体系结构设计的追寻。对于单线程体系结构模拟，如果提高模拟速度，则模拟精度会降低；如果提高模拟精度，则模拟速度必然会很低。目前最有效的模拟加速技术在保证具有较高精度的情况下能达到的模拟速度为10～16MIPS（百万条指令每秒）左右，依然难以满足人们的要求。在多核处理器乃至众核处理器时代来临之时，该问题变得更加严重了。首先，多核处理器比单核处理器具有更大的设计空间，需要使用体系结构模拟来评估设计的次数呈指数级增长。其次，基于多核的多线程程序之间的同步使精确模拟变得更加困难。另外，目前处理器的能耗问题也变得相当严峻，其机理也需要使用模拟器来进行理解，以便找到解决方案。针对这些挑战，本课题旨在研究多核体系结构下的模拟加速问题。其目标是研究既能明显加快模拟速度，又不降低模拟精度。在这几年里，我们从实际的观察出发，从对典型基准测试程序的特征分析入手，总结了多核程序和众核程序在体系结构层次的特征，比较了这些特征和传统单核程序特征的不同，分析了这些不同给体系结构模拟加速技术带来的挑战。最后，我们设计了一个利用这些特征来自动生成基准测试程序的代码生成器框架。该框架不仅能用于自动生成用于性能测试的基准测试程序，也能用于生成测试能耗或其他方面的基准测试程序。广泛的实验表明，该框架不仅具有通用性和灵活性，而且生成的基准测试程序的精度非常高。基于本项目的这些研究，我们共发表了6篇文章，申请了3项专利和2项软件著作版权，达到了项目申请时设定的研究目标。值得一提的是，我们6篇文章中有3篇发表在了本领域的顶级国际会议上（PACT2010, IPDPS2012, MASCOTS2010），充分体现了我们研究工作的创新性和扎实性。更重要的是我们从零开始设计与实现了一个针对众核处理器GPGPU的基准测试程序代码生成器框架原型，有望在实际处理器设计中得到应用。