基于虚拟高阶delta-sigma ADC的植入式脑电信号采集前端电路研究

This project will systematically study the front-end circuit architecture and key technologies of the implantable EEG signal acquisition using nanometer standard CMOS technology; study on characteristics of each key module circuit technology, and based on the core idea of circuit reuse technology, a compromise optimization scheme of the circuit architecture for implantable EEG signal acquisition with function of gain amplification, filtering, buffering and analog-to-digital conversion (ADC) in terms of accuracy, power consumption and area is proposed. Study on implementation scheme of virtual high-order delta-sigma ADC, explore different implementation strategies of the logic control algorithm for ADC, and break through the limitation of the amplifier performance on the ADC conversion speed and power consumption. Study and explore the cooperative working mechanism between the analog buffer and delta-sigma ADC, and reduce the complexity of ADC circuit. Finally, chip samples of front-end circuit for implantable EEG signal acquisition will be developed, to provides new ideas of circuit architecture design and key-module implementation for engineering purpose.

本课题将基于纳米级标准CMOS工艺，对植入式脑电信号采集前端电路的电路架构及其关键模块电路技术进行系统研究；研究各关键模块电路技术实现特点，并结合电路复用技术核心思想，提出集增益放大、滤波、信号缓冲和模数转换(ADC)于一体的脑电信号采集前端电路架构在功耗、面积与精度方面的折中优化方案；研究虚拟高阶delta-sigma ADC电路实现方案，探索ADC逻辑控制算法的不同实现策略，突破放大器性能对该ADC转换速度和功耗方面的限制；研究和探索基于差分差值放大技术的模拟信号缓冲器与delta-sigma ADC的协同工作机制，降低ADC电路复杂度。通过系统的研究和探索，本课题旨在研制适宜于植入式脑电信号采集处理的前端电路芯片样品，为该芯片功耗、面积与精度均衡优化的电路工程化设计提供新的电路架构设计思路和关键模块电路实现方法。

面向脑电信号的高性能采集转换电路架构及其实现技术具有重要的研究意义，特别是近年来植入式、可穿戴式等应用环境对电路功耗、面积以及精度提了更加严苛的要求。针对上述问题，本项目对相关理论及电路设计方法开展了研究，形成了较为系统的研究成果，主要包括以下几个方面：1.开展了用于脑电信号转换的增益放大电路及低功耗高精度delta-sigma ADC研究，提出了不同结构的delta-sigma调制器实现技术，其中基于差分差值放大器的虚拟二阶delta-sigma调制器相较于传统放大器的虚拟二阶调制器在近似的功耗下，信号噪声失真比获得了大约20dB的提升；2.开展了用于信号采集转换电路系统的基准电压电路和高精度线性稳压源电路研究，提出了不同结构的基准电压电路以及低压差线性稳压器电路，其中基于中芯国际180nm CMOS工艺的带隙基准电压电路功耗低至5.6nW，温漂系数低至2.1ppm/°C；3.开展了用于信号采集转换电路系统的电流监测电路设计研究，提出了全新的电流监测电路结构，实现了正负共模电压输入且可以双向流动的电流监测芯片电路；4.开展了面向电容式感知应用的模拟前端电路技术研究，其中基于前馈通路噪声抵消技术的自平衡桥电容电压读出电路，在超低功耗条件下实现了输出噪声小于1μV@100Hz的设计目标。. 基于上述几个方面研究成果，共发表论文14篇，其中SCI论文5篇；申请中国设计发明专利3项，其中获得授权并完成成果转化的专利1项；部分成果通过流片和测试，验证了所提出电路结构及电路实现技术的有效性，具有极大的潜在应用价值；部分研究成果可为工程化设计提供参考，具有重要的参考价值。此外通过开展该项目研究，共培养模拟集成电路设计方向硕士研究生11名。