多粒度可重构视觉处理芯片的设计研究与架构优化

From the view of the mutual influence between visual application algorithms and visual processing chip architecture, we will firstly construct the physical implementation platform to conduct algorithm simulation and performance evaluation, which is used for both the "structured" visual applications in the area of mobile robot or target recognition and tracking and the "unstructured" visual applications such as image retrieval/classification. Then we will explore applying the multi-sensors or new type sensor to implement feasible dimension reduction in visual computing. After that, the research of high efficient general-purpose visual processing SoC chip prototype system and chip structure optimization is developing to satisfy the structured and unstructured visual applications, which includes: multi-granularity heterogeneous computing arrays, multi-level run-time dynamic configuration and highly reconfigurable computing mechanisms, NoC (network on chip) structure with distributed on-chip RAMs based on the data flow and control flow of visual processing, and etc. Prospective study results will provide the key technologies needed by high-efficient computing and micro-system implementation for visual processing and future intelligence computing.

本项目将从视觉应用算法和视觉处理芯片架构的交互影响出发，针对在移动机器人、目标识别与跟踪等领域的"结构化"和图像检索/分类等"非结构化"应用，建立面向视觉应用系统物理可实现的算法仿真与性能评估环境，探索使用新型或多源传感器输入的视觉处理的计算"降维"。开展能够满足结构化和非结构化视觉计算的高效能通用视觉处理SoC芯片的原型系统与芯片架构优化的研究，包括：构建含有多种粒度的异构计算阵列，支持多层次的运行时动态配置和高度可重构的计算机制与方法，适于视觉处理数据流和控制流的片上网络与片上分布式存储结构。预期研究成果将为视觉信息处理、未来的智能计算提供高效计算与微系统实现所需要的关键技术。

项目主要从视觉应用算法和视觉处理芯片架构的交互影响出发，以移动机器人、目标识别领域的手势识别以及类人智能处理的层次化大规模图像分类为研究对象，分别提出了基于多特征融合、分组训练、特征共享以及快速跟踪的手势识别系统设计；并利用图像类之间的视觉相关性，提出基于组的“视觉词典”的层次化大规模图像分类系统及其分布式并行设计。在高效能视觉处理SoC架构方面，面向大规模视觉计算应用的核间通信带宽的不均匀与非对称分布特点，提出了支持数据流的动态自适应分类和分层优化传输的双层片上网络设计框架，面向轻负载的具有低偏转率高转发效率的无缓存路由算法及其结构设计（LDBR）以及面向重负载的基于方向信息素的蚁群自适应路由算法（ACO-DP）与电路结构。同时，针对机器视觉和深度学习应用的向量运算，给出了一种最大支持32×32浮点矩阵运算的可重构计算阵列处理器设计及其编译实现，设计并实现了具有读预取和写合并缓存的主存控制器以满足多核视觉处理芯片集成时的分布式片上缓存存取控制。项目以GPU为异构的细粒度SIMD计算单元核，研究了SIFT算法在GPU计算时的负载均衡、指令级并行与线程并行调度等设计；建立了面向OpenCL的ARM Mali GPU仿真器构建及其微体系结构参数获取，以及基于分类和多优先级队列（CPMQ）的多任务调度。针对ARM的同构多CPU核、NEON以及GPU的多粒度协同计算，构建了Caffe分类、手势识别等应用的并行化优化流程及其设计。.项目的研究成果发表SCI期刊论文9篇，其中CCF B类1篇，CCF C类7篇；国内核心期刊3篇；会议论文3篇，其中CCF C类2篇；申请国家发明专利4项。项目培养博士4名，硕士12名，并对关键技术进行了芯片和FPGA应用系统验证。