同步数字系列码速调整算法研究

本项目主要研究同步数字系列技术中的指针调整算法和C-4接口正码速调整算法。首创了并行正码速调整算法，将大部分C-4接口的码速调整电路的工作速率降低到原来的八分之一，功耗也大大降低，使原来需要ECL工艺实现的专用集成电路只要用CMOS工艺就可实现，大大降低了专用集成电路的制作成本和实现难度。指针调整的研究也试验成功一种自适应滤波算法。解决了指针调整引起的很大相位抖动问题。已使用FPGA对上述算法进行实验研究。得到满意结果。此项研究的成功对发展SDH技术，推动多路通信学科发展，提高我国数字通信网的技术水平具有很大意义，同时为我国自主开发同步数字系列的专用集成电路提供了设计依据，具有产业前景。