90-65纳米工艺下数字智能像素CMOS图像传感器研究

CMOS图像传感器高噪声限制了其在高端摄像领域的应用，随着CMOS工艺发展到90-65纳米，电源电压降低导致模拟信号摆幅减小、小尺寸效应导致漏电流和失配增大，噪声特性将更加恶化。本项目拟研究小尺寸工艺下，具有数字化、智能化像素的低噪声CMOS图像传感器设计技术：研究小尺寸工艺下光电二极管光电响应与噪声特性，设计像素内相关双采样电路来抑制像素的固定模式噪声和随机噪声；研究小尺寸工艺下像素内部进行模数转换和存储技术，每个或几个像素共用一个多通道位串行模数转换器，以数字形式传输信号；研究同步模数转换和图像处理技术，在模数转换的过程中通过预先设定的斜坡信号和数字编码灵活的同步实现卷积、插值和离散余弦变换等算法，同步实现模数转换和部分后续图像处理。研究数字智能像素的可编程动态范围、分辨率特性；研究成果为小尺寸工艺下CMOS图像传感器芯片设计提供可行性理论指导和技术方案，并广泛应用于图像信息采集领域。

本项目研究了四管CMOS有源像素，对其中的信号电荷传输过程进行了建模，并从工艺角度对图像拖影进行了优化。通过对像素噪声的分析与研究，借助于钳位光电二极管、传输管与存储节点间的势阱结构变化，给出了一种测试钳位二极管夹断电压的方法。从工艺仿真角度出发，从包括传输栅沟道阈值电压注入调整，钳位光电二极管N型杂质的注入剂量和注入角度调整，以及确保信号电荷转移的传输门电压几个方面分别对图像拖影进行了仿真优化。基于提高光电二极管电容的角度，提出通过改变光电二极管结构来提升满阱容量。为研究背照式像素中严重的电学串扰问题，建立了小尺寸背光像素间的串扰物理模型，研究了背照式像素低串扰优化方案。通过测试数据证明了图像传感器暗电流的不一致性，并提出逐点进行暗电流消除的解决方法。设计了以DPCM-Huffman压缩算法为基础的解压系统，完成去暗电流。设计了可用于像素内部的双固定模式噪声消除的电路结构，只使用一个耦合电容和开关双采样电路。列级FPN则通过数字可编程增益放大器的采样保持来消除。在分析了全并行曝光五管像素的工作机理和噪声产生机制的基础上，设计了列级“带宽匹配”复位噪声消除电路。在研究传统脉冲宽度调制型CMOS数字像素传感器的基础上，分析了在其中集成图像压缩功能的方法；接着，针对传统架构存储器面积大的缺点，研究了利用预测编码缩减存储器面积的原理，从而确定了改进后的CMOS数字像素传感器系统解决方案；在研究系统的噪声特性的基础上，建立噪声模型，进而完成了传感器的系统建模、仿真和电路设计，并提出了优化系统分块方式、改善系统噪声特性的方法措施。基于中芯国际65nm工艺，提出了一种可由0.4V电源供电的基于PWM工作模式的CMOS数字像素，通过改变工作频率，动态范围可以达到120dB以上。提出了一种可集成图像校正功能的非线性读出量化电路，采用简单二进制步长的对数化传输函数，通过对传统芯片级混合信号处理电路的改进克服了传统集成方法在电路面积和设计复杂度方面存在的缺陷，在降低功耗的同时提高了像素数据输出效率。为获取高帧频、大动态范围、低数据量的精确视觉信息，提出了一种基于地址-事件表达的实时视觉CMOS传感器实现方法，采用多模式的行仲裁及实时时间标记，有效减小读出数据量，减小时域行间信息扭曲；利用像素级光强变化感知电路探测光强变化，双采样PWM电路量化光强。