基于低频噪声分析的电荷陷阱存储器可靠性研究

The 3D storage technology based on charge trapping memory is regarded as the promising storage technology below the 20nm process node, however, the reliability problem of charge trapping memory cell is still one of the main impedes for its real application. This project focuses on the key reliability characteristics of endurance and data retention. The rule of reliability degradation, failure mechanism, the acquisition of deep physical proof and the improvement methods of reliability are systematically studied based on the low frequency noise analyze, combined with charge pumping technology. The main contents are shown below. The device with excellent function will be obtained and the rule of reliability degradation will be studied. The space and energy distribution of traps near the substrate-tunneling layer interface and whose relationship with reliability will also be discussed. The reliability degradation model will be established and reliability optimization methods will be proposed. The project makes sense of innovation in respects of establishment of the reliability degradation model, the study of trap distribution, and the application of low frequency noise on reliability analyze . This project can provide a theoretical guard for charge trapping memory in 3D integration application.

基于电荷陷阱存储单元的三维存储被认为是20nm以下结点的主流存储技术，而电荷陷阱存储单元的可靠性问题一直是其实际应用的最大阻碍之一。本项目着眼于电荷陷阱存储器可靠性的关键问题- - 耐久性和数据保持特性，利用低频噪声分析，结合电荷泵技术，在可靠性退化规律的探讨、失效模型的建立、深层次物理证据的获取及器件性能的优化等方面展开深入的研究。主要研究内容包括：获得良好性能的存储器件；明晰电荷陷阱存储单元可靠性的退化规律；明确衬底-隧穿层界面附近陷阱的空间、能量分布及其与可靠性的关系；建立器件的可靠性退化模型并对依此提出器件可靠性优化的方法。本项目在电荷陷阱存储器件可靠性退化机理研究方面，在缺陷阱缺分布规律探索方面，在低频噪声技术在可靠性分析应用方面，都具有重要的源头创新意义。本项目可为面向三维集成的电荷陷阱存储单元设计和应用提供理论指导。

基于电荷陷阱存储单元的三维存储被认为是20nm以下结点的主流存储技术，而电荷陷阱存储单元的可靠性问题一直是其实际应用的最大阻碍之一。本项目利用低频噪声分析在可靠性退化规律的探讨、失效模型的建立、深层次物理证据的获取及器件性能的优化等方面展开深入的研究。基本完成研究目标，具体研究成果包括：.<1>获取隧穿层陷阱、慢界面态、快界面态等多种类型缺陷在不同条件下的空间和能级分布.针对面向三维集成的闪存芯片非对称结构，我们提出来一种新的近界面陷阱分布计算方法，具有更好的准确性和一致性。结合CV、IV、电荷泵等其他表征手段，我们获取完整的隧穿层陷阱、慢界面态、快界面态等多种类型缺陷在不同条件下的空间和能级分布。.<2>首次发现噪声转换现象，建立了面向三维集成存储器的可靠性退化物理模型。.基于缺陷的空间和能级分布，我们建立了可靠性退化的物理模型。首次发现了在50个编程/擦除周期以后，存在着一种“1/f噪声——两级RTN——三级RTN——两级RTN——1/f噪声”噪声转换现象。这一现象影响器件的噪声波动水平。针对这种现象，我们提出了一种“三分区域”的物理模型，很好解释了这种噪声转换现象。此外，我们研究了从新器件到一万次编程/擦除周期过程中，噪声从RTN到多级RTN 最后归于1/f噪声的变化规律，研究了此过程所对应的原生陷阱及应力生陷阱在隧穿氧化层中的分布规律。.<3>探索了阈值电压对RTN行为的影响以及所对应的物理模型。.基于俘获/发射截面模型研究了不同的阈值电压状态对于RTN行为的影响。随着阈值电压的增加，器件RTN噪声的俘获时间增加而发射时间减小，针对该现象，我们提出了 俘获/发射截面模型加以解释。.<4>探索提高器件可靠性的方法.基于上述可靠性退化物理模型，我们系统研究了制造工艺以及操作方式对于器件低频噪声和可靠性的影响，最终在工艺和操作方面提出了改善可靠性的方法。.本项目成果对于深入理解面向三维集成存储器低频噪声的产生机理、缺陷分布、可靠性退化模型有着重要的学术价值。对于改善器件可靠性提供参考。