全数字高精度低功耗晶振关键技术研究

Demand for the high degree integration and low power of the integrated circuits (IC) devices in the body health monitor system is very urgent. However, the crystal oscillator, as one of the few devices which cannot be integrated in the circuits, is becoming the main limiting factor for the decreasing of power and size of the system. The project proposes an innovative structure and design method of all-digital, high accuracy and low power oscillator. The proposal tries to build the model of the CMOS all-digital oscillator and explain the law of the PVT (Process, Voltage and Temperature)'s effect on the oscillator. The calibration model of PVT's effect on the all-digital oscillator will be obtained through the research on the all-digital ring oscillator and the PVT-calibration technique and the modeling of the effect of PVT on the delay of ring-oscillator. The research will focus on the all-digital calibration method on the frequency of clock based on the low power clock network and VLSI structure of digital oscillator and the calibration circuit. The research will present the design method of all-digital, high accuracy and low-power oscillator and implement an all-digital, low-power and low-cost clock-generation circuit, and provide thought for its wide application.

人体健康监护系统对集成电路元器件有着高集成度和低功耗的需求，晶振作为极少数不能被集成的元器件，成为限制系统功耗和体积的关键因素。本课题针对这一难题和瓶颈，创新性地提出全数字、高精度、低功耗数字晶振架构及全数字的设计方法。探索建立全集成CMOS数字晶振模型，揭示PVT对时钟信号的影响规律。研究全数字环形振荡器及其PVT校正技术，获取工艺、电压和温度等物理量对环振延迟的影响，建立数字晶振PVT校正模型；研究全数字时钟频率校准技术，基于低功耗时钟网络对全集成的数字时钟进行频率校准；研究数字晶振及其校准电路的低功耗实现方式及其VLSI设计架构；给出全数字、高精度、低功耗晶振的设计方法，实现全数字、低功耗、低成本的时钟电路，为该技术广泛应用提供思路。

面向人体健康监护系统的无线传感节点对系统集成度和低功耗的要求越来越高，时钟信号生成单元是其中必不可少的组成部分，而传统石英晶体振荡器与CMOS工艺无法兼容。本课题针对低功耗应用系统中晶振难以集成、功耗大、体积大的问题，创新性地提出全数字、高精度、低功耗时钟产生技术及其校准技术，建立全集成CMOS 数字时钟模型，揭示PVT对时钟信号频率的影响规律，保证时钟可靠性和精度，研究数字晶振的PVT校正技术、时钟频率校准技术以及低功耗数字晶振的VLSI 设计架构，并给出全数字、高精度、低功耗时钟产生电路的设计方法。本课题基于smic 180nm工艺库分析反相结构的环形振荡周期随温度和电压变化的规律，建立反相单元的延迟时间与温度和电压的模型，完成不受PVT影响具有PVT自校正的时钟信号发生器的建模、仿真和电路设计。在已获得PVT自校准的基础上利用标准延迟单元搭建数控振荡器。在PVT自较准数字时钟生成基础上，基于时钟网络的精度校准技术，研究全数字锁相环的校准技术。通过中央节点广播一个高精度基准信号，在传感节点端利用这一高精度的基准信号，对PVT 校准产生的时钟信号进行进一步地校准以提高时钟信号的频率度。本课题采用SMIC 180nm工艺进行电路设计和流片，全数字PVT自校准时钟输出频率范围是5-40MHz频率，测试表明在电压1.6V-1.8V之间变化，温度在0-80度之间变化，全数字自校准时钟能够稳定输出时钟信号，输出时钟误差精度是2.9%。经过参考时钟校准后的时钟误差精度可达100ppm，功耗为0.78mW。结果表明PVT自校准时钟具有可集成可移植的技术优点，具有较高的时钟精度，有效地支撑了无线传感节点的低功耗应用。