基于心跳能量搜集的低功耗单片集成植入式超声波心脏起搏器的研究

Traditional implantable cardiac pacemakers are with the problems of large volume, heavy weight, danger on implanting and removing of wires, immature wireless-power technology, difficulty on following up, limited lifetime, and so on. To set these problems, we will implement a single-chip low-power implantable ultrasonic cardiac pacemaker based on the heartbeat energy harvesting, and the chip area will be smaller than 5 mm×5 mm. The innovation and destination of this project can be summarized into following aspects:.1)The realization of the ultrasonic wireless pacemaker on a single chip will eliminate the implanted wires of traditional pacemakers; the power consumption of the heart-rhythm detector will be less than 10 μW, and the maximum power consumption of the ultrasonic transmitter will be less than 300 μW@-10 dBm..2)The power optimization and management based on the combination of wireless powering and energy harvesting extend the pacemaker's lifetime to more than 50 years..3)The combination of a self-powered ultra-low-power wake-up receiver and a high-data-rate main transceiver to realize ultra-low-power telemetry; the data rate of the wake-up receiver is 1 kb/s, and the power is less than 10 μW; for the main transceiver, the data rate is 10 Mb/s, whereas the energy consumption is less than 200 pJ/bit at the receiving state and 1 nJ/bit at the transmitting state.

传统的植入式心脏起搏器普遍存在体积和重量偏大、导线的植入和移除风险大、无线充电技术不成熟、随访困难、寿命有限等问题。针对这些问题，本课题拟实现面积小于5 mm×5 mm的基于心跳能量搜集的低功耗单片集成植入式超声波心脏起搏器，其创新之处和预期目标如下：.（1）超声波无线心脏起搏电路的芯片实现，拟消除传统起搏器中植入心脏的导线；心律监测部分的功耗不超过10 μW，超声波发射机的最大功耗（输出功率为-10 dBm时）不超过300 μW。.（2）基于无线充电和心跳能量搜集相结合的功耗优化和电源管理算法，拟使得心脏起搏器的工作寿命达50年以上。.（3）自供能超低功耗唤醒接收机与高数据率主收发机相结合，拟实现超低功耗无线遥测；唤醒接收机的数据率为1 kb/s，功耗不超过10 μW；主收发机的数据率为10 Mb/s，接收模式下功耗不超过200 pJ/bit，发射模式下功耗不超过1 nJ/bit。

本项目对人体心脏起搏器的关键技术进行研究，包括心电图监测系统和高性能信号源、偏置电路和电源噪声自干扰、对极小目标的无线充电、通信链路四个方面。. 设计了一款心电图监测SoC，其中监测部分的总功耗不超过15 uW，收发机发射（接收）模式下功耗小于2 mW（500 uW），数字基带功耗小于1 mW。流片了两款信号源芯片，其中一款全数字锁相环芯片用最大尺寸的CMOS工艺（180nm）实现了世界第二的建立速度；而另一款在国际上所有研究中功耗最低、建立时间最短。. 针对应用于能量搜集的偏置电路，提出一种数字域补偿温度和工艺的方法，避免了传统能隙基准源的稳定性问题，与国内外相关研究相比可以看出所提出的偏置技术能覆盖最宽的温度范围，而且不消耗额外的功耗。首次对电路电源噪声的内部自干扰进行研究，所提出的模型将国际上通用模型的仿真误差减小了52.6%。. 对极小目标的无线充电，提出一种小线圈阵列技术，测试结果与传统的方式相比，功率增益提高了将近19 dB，能对最小的目标在最远的距离下进行充电。. 通信链路是本课题的研究重点。在CMOS 130nm工艺下流片了一款基于OOK的低功耗高速片上系统，测试结果与国际上相关的研究相比在接收和发射模式下均具有最高的数据率和能效。针对FSK/GFSK提出一种低功耗的解调技术，具有-15%至+10%的抗载波频率偏差能力，在国际上相关研究中排名第一。对人体信道通信的研究，首先提出一种完整的人体信道电路模型，与国际上所有相关的研究相比具有最小的误差；然后首次针对 “地效应”进行深入的研究；再后提出一种人体信道通信发射机的MASK成型技术，在CMOS 350nm的工艺下设计，在1 MHz处取得-122 dBr的抑制比，满足IEEE802.15.6的苛刻要求，与国际上相关的研究相比，用最低的功耗实现了最高的IIP2性能；最后，提出一种新型有源信道增强技术来补偿反向路径的损耗，比传统的反向增强技术改善11 dB。. 综上，部分芯片的测试结果达到国际领先水平，发表国际期刊论文5篇、国际会议8篇，其中包括顶级期刊IEEE TCAS-I和IEEE TVLSI。其中低功耗锁相环频率综合器、系统芯片电源噪声自干扰、高速高能效无线收发机片上系统以及人体信道通信中信道模型和“地效应”的研究是该项目的几个亮点。