VLSI芯片级完整耦合互连寄生参数提取算法研究

在超深亚微米大规模集成芯片系统（SOC）中，高集成密度与高工作频率引发的互连线寄生效应已成为影响电路延时、功耗及可靠性等重要性能的关键因素，为了布图后验证的需要，互连寄生电磁参数的精确提取已成为受到广泛关注的科学问题。本课题针对当前芯片特征尺寸小（小于0.1微米）、工作频率高（数GHz）、规模大、以及互连工艺复杂等特点，主要研究全芯片级的高精度、高速度、完整耦合的互连电容、电感提取算法，希望通过多右端方程求解技术、三维层次式提取技术、虚拟多介质快速算法，以及全芯片、全路径提取方法和边界元电感计算模型等方面的重点探索，在互连参数提取研究领域取得突破性创新，为开发新一代高效率、高性能的SOC互连寄生参数提取软件提供关键算法与技术。