100Gbps吞吐率高速高性能LDPC码解码器设计研究

Forward error correction (FEC) is a critical technology in the next generation digital communication networks which are capable of 100Gbps or faster transition. And LDPC code is the most advanced FEC scheme. The current FEC schemes are not well suited for 100Gbps data rates because of the low coding gain and high hardware costs. Therefore, it is urgent to develop new codes and codecs for both communication theory and industry. This project is expected to result in an understanding of various trade-offs with respect to FEC codes and their performance, parallel decoder architectures, and efficient implementations of these codes, based on our previous research on channel coding and codec design. We propose to conduct research on: hard decision decoder design for product code and LDPC code, soft decision decoder design for LDPC code and RS-LDPC concatenated code, and faster non-binary LDPC code decoder design. The research results can not only improve the capability of communication chip design in China, but also support the proposal of next generation communication standard.

前向纠错编码技术是下一代100Gbps通信网络中的关键技术，而LDPC码是当前最先进的信道编码技术。现有的纠错码存在净编码增益不够高、硬件实现效率低等问题，不能直接适用于100Gbps及以上的数据传输。因此，设计高性能的FEC码以及相应的硬件高效编解码器，对于通信理论和产业的发展都是极其重要的。本项目在近年来课题组从事各种信道编码和编译码器架构研究的基础上，针对超高速纠错码及编译码器的设计，从算法级以及硬件架构层次入手研究其高效实现的相关关键技术。项目拟开展的研究内容包括：乘积码与LDPC码的硬判决解码器设计研究、LDPC码软判决解码器架构以及与RS码级联解码器设计研究、更高速非二进制LDPC码解码器设计研究。研究成果可以提升我国通信芯片设计能力，并可以对更先进通信标准的提案提供支持。

项目围绕“设计高性能的FEC码以及相应的硬件高效编解码器”这一主题，主要进行了四个方向的研究：1）研究了适用于100Gbps光通信的阶梯码设计与实现。提出了适用于100Gbps的新型阶梯码构造和编解码方案，进行了阶梯码编解码器设计，提出了新型BCH并行编码器设计方案。2）研究了高吞吐率LDPC编解码设计方案，适合应用于闪存纠错等方向。建立了基于CPU和GPU的两个高速软件仿真平台，其中GPU CUDA平台在GTX 1080ti显卡上的吞吐率达到了4.7Gbps；在FPGA平台上实现了硬件仿真系统，吞吐率为15.5Gbps；创新性地对特定的Array-based LDPC码型进行了硬件优化，提出了一种码型与译码架构的联合设计方法，降低20%的硬件复杂度；提出了LDPC码与BCH码级联的架构，有效地降低了误码平底；在高阶调制下对二进制LDPC译码器的译码算法进行了优化，取得了比传统译码算法更优的纠错性能。3）研究了极化码编解码算法及其译码器设计。针对极化码的基础矩阵和冻结比特的选取方法进行研究，提出了新型冻结比特选取算法；研究了提高极化码性能和降低硬件资源资源消耗的新算法和架构；研究了BP译码算法下通过仿真极化码性能的更合理的码构造方法。4）采用机器学习的原理对LDPC解码算法进行了优化。项目共计发表学术论文26篇，其中包括SCI杂志论文16篇，其中5篇IEEE杂志论文；IEEE会议论文10篇；申请专利10项。项目开发的LDPC编译码系统已经应用于中兴微电子的闪存控制器中。