片上网络系统的拓扑和路由关健问题研究

随着大规模集成电路技术的发展，研制具有多个内核的系统芯片(system-on-chip, SOC)以构造高性能，低功耗计算机系统已成为主要趋势。设计系统芯片的关键是设计其中的高性能"片上网 络"（network-on-a-chip, NOC），使内核与内核之间能以在超高带宽进行通信，并且能够在芯片内部以每秒万亿位的速度传输数据。本项目主要研究片上网络架构抽象级上拓扑和路由中若干基础和关键问题。主要研究课题包括面向各类应用的片上网络的最合适拓扑结构选择和相应的资源配置方法；可支持资源预定的新型虫洞路(wpormhole routing)由交换技术；以及为各种片上网络的拓扑结构设计的无死锁，可支持多点通讯的路由算法和路由器。