超并行计算机体系结构研究

高效能微处理器芯片的发展趋势是片内集成更多的处理器核，利用更粗粒度的线程级和数据级并行性，在进一步提高芯片性能的同时降低芯片设计的复杂性、功耗和成本。以多核处理器芯片为基础构建高性能计算机，由于增加了片上多处理将形成一种新的片内、节点内、节点间三级并行体系结构，每一级都具有一定的复杂度，总的并行处理规模可以达到1万个处理器以上。本项目根据这一技术发展趋势提出了超并行体系结构，面向高端应用，建立新型的并行计算模型，研究计算、存储、通信、互联和I/O结构的均衡设计，以及相应的操作系统、编程环境、应用优化等关键问题。通过建立理论模型、全系统模拟和应用评测等手段，对系统的效能进行验证和评价。本项目的研究将为设计下一代千万亿次级的高效能计算机的结构提供理论、实验依据和关键技术。