高密度三维存储器件集成中的基础科学问题研究

To meet the storage requiremet of Big Data, Charge trap concept-based three dimensional flash memory (3D-CTM) become the main trend of flash technology development. As an innovative technology, 3D-CTM research is currently focused on the three-dimensional structure design and the demonstration of prototype arrays. In order to promote 3D-CTM technology industry, some technical bottlenecks on 3D-CTM need to be breakthrough. Besides that, emerging basic science issues on 3D array integration must be studied, such as, defect control issue on poly-silicon channel, uniformity issue of memory cell on different array positions, crosstalk coupling issue among memory array elements etc. In view of this, the applicant will combine three-dimensional device simulation software, short loop experiments and long process integration experiments, with the help of circuit simulation, thermodynamic simulation, device testing and new characterization methods, to complete the research on emerging basic science issue on three-dimensional memory array; On this basis, we will propose new optimized 3D-CTM integration scheme and demonstrated 3D-CTM device. The project belongs to the hot and difficult topics of international memory technological frontier research, The achievement will become an important basis for practical three-dimensional storage technology, but also provides the guidance and reference for 3D-RRAM research.

大数据时代对大容量存储技术的要求推动三维电荷俘获存储器件（3D-CTM）成为闪存技术发展的主流趋势。作为一项革新性技术，3D-CTM研究目前主要集中在三维架构的设计和原型阵列的演示方面。为了推进3D-CTM技术实用化，3D-CTM的研究除了需要突破一些技术瓶颈，还需解决阵列集成中出现的新的基础科学问题，比如多晶硅沟道的缺陷问题、阵列不同位置上存储单元一致性问题、阵列单元间耦合串扰问题等。鉴于此，申请者将结合三维器件模拟软件、短流程实验和长流程实验等进行集成技术研发；通过结合电路仿真软件、热力学模拟软件、单元特性测试以及新表征手段，完成三维阵列的基础科学问题研究；在此基础上，提出3D-CTM的优化方案和新的阵列架构，实现三维存储器件的研制。本课题研究内容属于国际存储技术前沿研究的热点和难点问题，研究成果将成为三维存储技术实用化的重要研究基础，也将为更前瞻的3D-RRAM的研究提供指导和借鉴。

大数据时代的来临使得低成本高容量的存储器的需求大大增加，鉴于传统二维NAND闪存面临的成本及可靠性挑战，三维电荷俘获NAND闪存（3D-CTM）已经成为闪存的主流技术。为了推进3D-CTM技术的实用化，3D-CTM的研究还需解决阵列集成以及阵列操作过程中出现的新的基础科学问题。项目组通过与产业界的长江存储进行联合攻关，顺利完成了3D-CTM工艺集成过程中的超深孔沟道刻蚀形貌控制以及位置均一性控制，沟道选择性外延的缺陷控制，沟道栅介质层Loading Effect及多晶硅沟道晶粒尺寸的检测与控制，共源端沟槽金属钨的无应力填充，后段高密度金属互连技术的铜扩散以及RC延迟控制等关键工艺模块的开发。另外，项目组针对3D-CTM的材料及结构特点，利用存储阵列的数值模拟，工艺及器件物理仿真与单元器件特性测试表征等手段，对存储器单元与阵列操作过程中的可靠性问题进行了研究与优化。通过研究氢源的引入方式及引入顺序，有效的利用氢元素对多晶硅沟道缺陷进行了钝化，使得存储器件单元基本电学参数得到了优化。另外，利用阵列阈值的数值仿真方法，我们研究了影响存储阵列的交叉温度特性多种物理因素，并有针对性的降低了存储器的阈值窗口损失。此外，我们也对存储阵列中存储串的各功能管在存储阵列操作过程中的可靠性问题进行了系统的研究。针对非选择单元的编程干扰，我们对上选择管以及下选择管的阈值电压范围及分布进行了研究与优化，此外也提出了新的编程方法(ESAP)来改善编程干扰特性。同时，对于擦除过程中Dummy管以及上选择管的阈值电压漂移问题，我们分别研究了电荷传输机理和多晶硅沟道的损伤机理，并提出了字线电压Hold-Release的方法以使该现象得到改善。最后，针对读取操作中的热电子读取干扰，我们提出了一种新的读取方法以管理沟道电势从而对其进行了有效的改善。该项目大大缩小了我国三维存储器技术与世界先进水平的差距，既为第一代产品提供了直接的技术支持与积累，也为后续产品提供了宝贵的技术与人才基础，产生了重要的经济与技术意义。