面向空间平台并行线性数字信号处理的高效容错方法研究

Cosmic radiation may cause faults to the digital signal processing (DSP) on satellite platform, and this kinds of faults cannot be eliminated completely by shielding and application of space-grade ASICs. Circuit-level fault tolerance can improve the reliability of on-board DSPs. Since the on-board processing resource is very limited, the core mission for fault tolerance design is to decrease the overhead with the promise of keeping the reliability. Most of current fault-tolerant methods are designed for single module, and it is hard to make the overhead lower than two modules. This research plans to perform research on efficient fault-tolerant method for parallel linear DSPs on satellite platform. First, multiple branches in the parallel DSPs system is taken as a whole for fault-tolerant design. real number based coding will be applied to form the redundant branches, and the constraints among multiple outputs are used for detection and correction of single fault. Second, optimization of the real number based coding and redundant branches will be performed to decrease the complexity of fault tolerance system. Third, the inherent constrains in the parallel DSP system will be utilized to further decrease the number of redundant branches. Finally, the fault-tolerant method for single fault will be extended to the case of multiple faults. This research is expected to decrease the fault-tolerant overhead of parallel linear DSPs by 50% relative to TMR scheme, so that the efficiency of limited on-board resource can be highly improved. This research will provide new idea and theory foundation for the circuit-level fault tolerance design for satellite platform.

太空辐射可能使空间平台上的数字信号处理器发生故障，壳体屏蔽及宇航级芯片的使用并不能完全消除辐照故障。电路级容错是提高空间平台信号处理可靠性的必要手段。由于空间平台资源受限，因此电路级容错的核心任务是在保证可靠性的基础上降低开销。现有方法多是针对单模块进行容错，很难使容错开销低于两模。本课题针对空间平台上的并行线性处理开展高效容错方法研究。首先，将并行多路线性处理视为一个整体，使用实数域编码方法生成少量冗余支路，利用多路输出间的约束关系进行单支路故障检测和纠错；其次，通过编码方案及冗余支路优化设计降低容错系统复杂度；再次，利用并行线性处理内在约束进一步减少冗余支路个数；最后，将并行处理单支路故障容错方法扩展到多支路故障的情况。课题预期将并行处理容错开销相对三模冗余方案降低50%，从而大幅度提高空间平台有限处理资源的利用率。本课题的研究可为空间平台的电路级容错设计提供新的思路和理论依据。

空间平台上存在大量数字信号处理器，如FPGA、DSP等。太空辐射粒子轰击到这些处理器后，可能会使某些处理模块的逻辑配置或存储部分发生改变，从而导致持续的处理故障。电路级容错是提高空间平台可靠性的必要手段，但常用的三模冗余方案的开销太大。因此如何在保证可靠性的基础上降低开销成为一个很重要的问题。现有方法多是针对单模块进行容错，很难使开销低于两模冗余。本课题以空间平台上的并行线性处理为研究对象，将并行系统看作一个整体，通过实数域编码引入少量冗余，利用多路输出间的约束关系进行故障检测与纠错，并通过编码设计和系统内在约束的挖掘大幅度降低容错开销。本项目的主要研究内容包括四部分：1）基于实数域编码的并行线性处理容错理论研究；2）实数域编码方案优化及高效硬件实现研究；3）并行处理内在约束的挖掘与利用；4）针对多支路故障的容错理论研究。项目按照计划完成了所有研究内容，得到了一些很有价值的结果，总体实现了预期目标。.首先，所提出的基于实数域编码的整体容错方案在理论和仿真方面都被证明是正确的，而且不管待保护的并行支路的个数是多少，只要增加两路冗余支路，就可以实现所有处理的单支路故障检测与容错。第二，虽然理论上的通用故障检测方法比较复杂，但是通过优化编码方案可实现很低复杂度的故障检测开销。FPGA实现证明所提方案的总体开销低于1.5模，且并行支路越多、冗余开销比例越小。第三，通过挖掘并行处理之间的相关特性，冗余支路有可能被消除。FPGA实现证明，这种方案对于某些应用可将冗余开销进一步降低10%以上。第四，多支路故障问题可以通过子系统分解化解成多个单支路故障问题，而进一步的多子系统并行保护又可以较分别保护方案进一步降低开销。.基于以上研究结果，项目期间发表论文7篇、申请专利1项，并研制了1套FPGA故障注入系统。相关研究成果得到了国内主要航天领域应用单位的认可，并促成了初步合作。