钛氮共掺氧化铪栅介质薄膜的界面抑制和性能调控

本项目提出用钛、氮两种元素共掺杂氧化铪的方法，获得具有综合性能优异的高介电常数栅介质薄膜。通过控制钛的含量，对薄膜的介电常数进行有效调制；采用一个简单的电离装置提供氮离子，在薄膜沉积的过程中有效掺入适量的氮，抑制薄膜与硅衬底界面层的生成；利用钛、氮共掺杂的协同作用提高晶化温度。研究复合薄膜的制备工艺、钛和氮的掺杂量、退火气氛和温度等对薄膜微观结构、界面特性、热稳定性和电学性能的影响规律；探讨掺氮对界面反应的控制作用，获得有效抑制界面层的最佳工艺参数和条件，并揭示界面反应机理；探索钛掺杂量对薄膜介电常数的调制规律，分析漏电流大小和传导机制，进一步结合理论来探讨薄膜性能得以优化的深层原因。通过以上研究，获得介电常数可调制、界面有效抑制、漏电流小、热稳定性好的栅介质材料。该项目的实施，将为综合性能优异的高介电材料的研发开辟新途径，具有重要的科学意义和实际应用价值。

采用钛氮两种元素共掺杂方法，获得具有综合优异性能的高介电栅介质钛氮共掺杂氧化铪复合薄膜，将为微电子技术中高介电材料的研发开辟一条新的途径。该项目用磁控溅射技术制备了钛氮“共掺杂”的HfTiNO复合薄膜，系统地研究了不同比分钛掺杂氧化铪薄膜的制备和性能，确定了最佳钛掺杂含量21%。深入研究了快速热处理工艺下钛掺杂氧化铪超薄膜的界面演变过程和薄膜性能，首次获得超薄的HfTiO薄膜界面消除的原因和最佳的电学性能。项目进一步采用氧化铪和钛靶在不同比例的氧气和氮气中进行反应溅射，制备钛氮共掺复合薄膜。结果表明当溅射时氮气和氩气的比为1:2时，通过对薄膜进行500°C退火处理，获得最大的介电常数35.31和最小的漏电流7.72×10-6 A/cm2。此外，项目的研究拓展于氧化铪基高介电薄膜在MOSFET中的应用，制备了原型的MOSFET且具有良好的晶体管特性，即电压为2.5V时最大的转导为2.2x10-5 S，器件阈值电压为1.6 V，沟道电流为9x10-4 A。该项研究为满足CMOS集成电路对优异性能高介电材料的需求提供材料基础，且对电路应用提供器件基础。