基于压缩感知的高效CMOS图像传感器研究

基于压缩感知的CMOS图像传感器将图像压缩与采集合并进行，可以从源头上减少冗余图像数据的产生，是传统视频采集系统突破效率瓶颈的基础性和关键性研究课题。CMOS工艺特征尺寸的缩减为CMOS图像传感器像素阵列和读出处理电路内部集成压缩功能奠定了技术基础。本项目立足于CMOS图像传感器设计，研究在图像传感过程中消减冗余数据的CMOS图像传感器设计理论，研究时域和频域冗余数据识别、标记和消减的方法，研究与上述理论和方法相适应的高精度、低功耗、低面积占用的电路实现技术，最终建立基于压缩感知的CMOS图像传感器理论和方法模型，完成核心像素器件和处理电路的建模、设计、分析和优化，兼容实现CMOS图像传感器高性能传感成像和高效率数据输出处理。研究成果为小尺寸工艺下新一代高智能化CMOS图像传感器芯片设计提供可行性理论指导和技术方法，并广泛应用于图像信息采集系统。

本项目基于压缩感知的原理，致力于将图像压缩功能集成到图像传感芯片上，具体从图像传感器架构、像素结构、列级读出与控制电路等方面展开了研究。在图像传感器架构方面：提出了一种可以在混合域完成二维离散余弦变换的CIS结构,并通过对其中双存储像素的研究，得出了增大存储电容、减小源跟随器宽长比可以降低由于像素读出噪声引起的误差的结论。提出了一种基于地址-事件表达的实时视觉CMOS传感器实现方法，采用多模式的行仲裁及实时时间标记，有效减小读出数据量，减小时域行间信息扭曲。在像素结构方面：针对四管有源像素在滚筒式曝光方式下的工作模式展开了研究，为了实现时域频域冗余消除的功能，在传统四管有源像素的基础上，添加独立曝光管形成了五管有源像素结构。为了提升像素中的电荷传输效率，从理论和器件模型两方面进行了研究，在理论方面，通过对光子响应、噪声曲线和像素内电荷转移的RC模型的分析，在转移效率和转移时间之间进行了折中，在器件模型上，对传输晶体管的沟道进行了非均匀掺杂和抗穿通（APT）注入，显著的提升了电荷传输效率。在列级读出电路方面：为了减小开关电容放大器中寄生电容对增益精度造成的影响，提出了一种对电容失配不敏感的精确乘二开关电容放大器。为了减小传输线电压降对电流源造成的影响，提出了一种可用于高分辨率CMOS图像传感器的电流源，该电流源可以使流过MOS晶体管的电流保持稳定并不对功耗产生影响。为了减小噪声和电荷注入的影响，课题组提出了一种低电荷注入型开关电流采样保持电路，该结构能使电路的信噪比和总谐波失真得到显著提升。提出了一种基于单采样电容的相关双采样电路结构，完成了对相关双采样列噪声消除特性、帧差求解判别单元的输出特性以及像素读出值与冗余标志位的同步输出特性的仿真。进一步对基于电容耦合的列级帧差求解判别单元的电路和工作时序进行了设计。上述两个电路模块消除了像素读出值中复位噪声和固定模式噪声的干扰，接着利用模拟多路选择器对各列的像素读出值和冗余标志位进行了寻址读出。对可编程增益放大器和芯片级混合信号处理电路进行了设计。整合所有电路模块在Global Foundries进行了流片并对芯片进行了测试，测试结果满足压缩感知CIS的要求。